| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第9-18页 |
| 1.1 研究背景和意义 | 第9-10页 |
| 1.2 高速低功耗SAR ADC的发展与研究现状 | 第10-17页 |
| 1.2.1 无源电荷分享SAR ADC | 第14页 |
| 1.2.2 非二进制SAR ADC | 第14-15页 |
| 1.2.3 异步逻辑SAR ADC | 第15页 |
| 1.2.4 高能效的DAC开关方式 | 第15-16页 |
| 1.2.5 单通道Pipeline-SAR ADC | 第16-17页 |
| 1.3 论文的主要工作和结构安排 | 第17-18页 |
| 第二章 逐次逼近型模数转换器概述 | 第18-28页 |
| 2.1 量化噪声 | 第18-19页 |
| 2.2 性能指标 | 第19-22页 |
| 2.2.1 失调偏差、满幅度偏差、增益偏差 | 第19页 |
| 2.2.2 微分非线性（DNL）和积分非线性（INL） | 第19-20页 |
| 2.2.3 信噪比（SNR） | 第20-21页 |
| 2.2.4 信噪失真比（SNDR） | 第21页 |
| 2.2.5 有效位数（ENOB） | 第21-22页 |
| 2.2.6 无杂散动态范围（SFDR） | 第22页 |
| 2.3 逐次逼近型模数转换器基本结构 | 第22-27页 |
| 2.3.1 电容阵列 | 第23-24页 |
| 2.3.2 数字控制逻辑 | 第24-25页 |
| 2.3.3 比较器 | 第25-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 一款10比特高速SAR ADC的设计实现 | 第28-51页 |
| 3.1 10比特高速SAR ADC基本架构和工作流程 | 第28-29页 |
| 3.2 单位电容取值分析 | 第29-33页 |
| 3.3 降低DAC建立时间要求的开关方式 | 第33-36页 |
| 3.4 SA控制逻辑速度优化设计 | 第36-37页 |
| 3.5 各部分电路设计 | 第37-48页 |
| 3.5.1 采样电路 | 第37-40页 |
| 3.5.2 比较器 | 第40-44页 |
| 3.5.3 数字逻辑 | 第44-48页 |
| 3.6 仿真性能分析 | 第48-49页 |
| 3.7 本章小结 | 第49-51页 |
| 第四章 版图绘制和测试结果 | 第51-58页 |
| 4.1 版图绘制 | 第51-53页 |
| 4.1.1 电容阵列 | 第51-52页 |
| 4.1.2 比较器 | 第52页 |
| 4.1.3 芯片整体 | 第52-53页 |
| 4.2 芯片测试与分析 | 第53-57页 |
| 4.2.1 测试方案 | 第53-55页 |
| 4.2.2 PCB设计 | 第55页 |
| 4.2.3 测试结果及对比 | 第55-57页 |
| 4.3 本章小结 | 第57-58页 |
| 第五章 总结与展望 | 第58-59页 |
| 5.1 工作总结 | 第58页 |
| 5.2 展望 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-65页 |
| 攻读硕士学位期间取得的成果 | 第65-66页 |
