一种具有分步解密的多变量公钥密码系统的FPGA设计与实现
摘要 | 第5-6页 |
Abstract | 第6页 |
第一章 绪论 | 第10-14页 |
1.1 研究背景和意义 | 第10-11页 |
1.2 国内外研究现状 | 第11-12页 |
1.3 研究的主要工作和成果 | 第12-13页 |
1.4 论文组织架构 | 第13-14页 |
第二章 多变量公钥密码基本概念 | 第14-28页 |
2.1 数学基础介绍 | 第14-15页 |
2.1.1 有限域 | 第14-15页 |
2.1.2 扩展欧几里得算法 | 第15页 |
2.2 多变量公钥密码方案分类介绍 | 第15-20页 |
2.2.1 双极型系统 | 第16-18页 |
2.2.2 混合型系统 | 第18-19页 |
2.2.3 IP同构系统 | 第19-20页 |
2.3 典型的多变量公钥密码系统介绍 | 第20-27页 |
2.3.1 MI多变量公钥密码系统 | 第20-22页 |
2.3.2 HFE多变量公钥密码系统 | 第22-24页 |
2.3.3 油醋多变量签名体系 | 第24-26页 |
2.3.4 TTM多变量公钥密码体系 | 第26-27页 |
2.4 本章小结 | 第27-28页 |
第三章 FPGA和高层次综合平台(HLS)介绍 | 第28-41页 |
3.1 FPGA和编程语言介绍 | 第28-31页 |
3.1.1 FPGA介绍和发展历程 | 第28-29页 |
3.1.2 FPGA设计语言简介 | 第29-31页 |
3.1.3 FPGA的具体应用 | 第31页 |
3.2 Xilinx Vivado平台简介 | 第31-32页 |
3.3 高层次综合平台(HLS)介绍 | 第32-36页 |
3.3.1 HLS从C/C++到硬件的设计转换 | 第32-34页 |
3.3.2 HLS程序的配置和优化 | 第34-36页 |
3.4 Verilog hdl和HLS的联合设计 | 第36-40页 |
3.4.1 联合设计的设计优点和步骤 | 第36-37页 |
3.4.2 高层次综合工具(HLS)接口类型 | 第37-40页 |
3.5 本章小结 | 第40-41页 |
第四章 TOT公钥密码系统与硬件运算器优化 | 第41-58页 |
4.1 TOT多变量公钥密码方案介绍 | 第41-47页 |
4.1.1 域的扩张 | 第41-42页 |
4.1.2 TOT公钥算法的描述 | 第42-44页 |
4.1.3 TOT公钥密码系统方案 | 第44-45页 |
4.1.4 TOT的简单加解密示例 | 第45-47页 |
4.2 TOT硬件运算器的实现和优化 | 第47-56页 |
4.2.1 有限域的表示 | 第47-48页 |
4.2.2 有限域乘法器 | 第48-51页 |
4.2.3 有限域求逆器 | 第51-53页 |
4.2.4 Berlekamp的高层次综合实现 | 第53-56页 |
4.3 资源评估和性能分析 | 第56-57页 |
4.4 本章小结 | 第57-58页 |
第五章 TOT密码方案微处理器硬件设计 | 第58-72页 |
5.1 微程序处理器介绍 | 第58-60页 |
5.2 TOT密码方案微指令集 | 第60-65页 |
5.2.1 指令集介绍 | 第60-61页 |
5.2.2 TOT指令集 | 第61-63页 |
5.2.3 TOT指令格式设计 | 第63-65页 |
5.3 汇编指令译码过程 | 第65-66页 |
5.3.1 TOT设计的指令表 | 第65页 |
5.3.2 指令汇编过程 | 第65-66页 |
5.4 TOT方案微处理器硬件设计 | 第66-71页 |
5.4.1 取指令模块(IF) | 第67-68页 |
5.4.2 指令转译模块(ID) | 第68-69页 |
5.4.3 指令控制模块(IC) | 第69-70页 |
5.4.4 指令执行模块(EX) | 第70页 |
5.4.5 结果读写模块(WD) | 第70-71页 |
5.5 功能与结果分析 | 第71页 |
5.6 本章小结 | 第71-72页 |
第六章 系统开发环境和结果分析 | 第72-75页 |
6.1 系统开发和测试环境 | 第72页 |
6.2 实验结果以及分析 | 第72-73页 |
6.3 同其他密码硬件对比 | 第73-74页 |
6.4 本章小结 | 第74-75页 |
总结与展望 | 第75-76页 |
参考文献 | 第76-80页 |
攻读硕士学位期间取得的研究成果 | 第80-81页 |
致谢 | 第81-82页 |
附件 | 第82页 |