摘要 | 第4-5页 |
Abstract | 第5-6页 |
1 绪论 | 第10-14页 |
1.1 研究背景和意义 | 第10-11页 |
1.2 国内外研究现状 | 第11-12页 |
1.2.1 视频监控系统的发展与现状 | 第11-12页 |
1.2.2 HDMI的发展与应用 | 第12页 |
1.2.3 视频采集、处理与显示的难点 | 第12页 |
1.3 论文结构 | 第12-14页 |
2 视频采集显示系统及FPGA技术 | 第14-35页 |
2.1 CMOS数字图像传感器 | 第14-18页 |
2.1.1 CMOS数字图像传感器的简介 | 第14页 |
2.1.2 CMOS数字图像传感器MT9D111功能 | 第14-16页 |
2.1.3 CMOS数字图像传感器MT9D111的组成和性能参数 | 第16页 |
2.1.4 CMOS数字图像传感器MT9D111的工作原理 | 第16-18页 |
2.2 FPGA技术 | 第18-23页 |
2.2.1 FPGA简介及Cyclone IV系列器件概述 | 第18-20页 |
2.2.2 FPGA集成开发环境Quartus Ⅱ | 第20-22页 |
2.2.3 基于FPGA的Qsys技术 | 第22-23页 |
2.2.4 Altera IP核技术 | 第23页 |
2.3 HDMI技术及其驱动芯片 | 第23-28页 |
2.3.1 HDMI基本简介 | 第23-24页 |
2.3.2 HDMI工作原理 | 第24-25页 |
2.3.3 TMDS差分传动技术 | 第25-26页 |
2.3.4 ADV7513高清多媒体接口发送器 | 第26-28页 |
2.4 DSP Builder算法级设计工具 | 第28-29页 |
2.5 图像增强算法的FPGA实现 | 第29-34页 |
2.5.1 邻域平均法原理 | 第29-30页 |
2.5.2 DSP Builder中的算法模型的硬件实现 | 第30-33页 |
2.5.3 图像增强算法模型仿真验证 | 第33-34页 |
2.6 本章小结 | 第34-35页 |
3 视频采集显示系统的硬件设计及实现 | 第35-66页 |
3.1 硬件电路设计 | 第35-45页 |
3.1.1 Avalon-MM总线的介绍 | 第35-37页 |
3.1.2 FPGA核心板电路设计 | 第37-39页 |
3.1.3 摄像头视频采集电路设计 | 第39-41页 |
3.1.4 HDMI控制器电路设计 | 第41-43页 |
3.1.5 硬件电路总体架构 | 第43-45页 |
3.2 系统硬件描述语言总体结构 | 第45-47页 |
3.3 系统复位与时钟电路的设计及实现 | 第47-50页 |
3.3.1 PLL硬核IP功能 | 第47页 |
3.3.2 PLL硬核IP例化 | 第47-48页 |
3.3.3 时钟与复位电路的设计 | 第48-50页 |
3.4 双摄像头视频采集模块的设计 | 第50-55页 |
3.4.1 摄像头初始化数据的配置和例化 | 第50-51页 |
3.4.2 摄像头初始化数据的读取接口模块设计 | 第51-52页 |
3.4.3 摄像头I~2C接口配置模块设计与实现 | 第52-53页 |
3.4.4 视频采集数据的时钟域变换与缓存硬件设计 | 第53-55页 |
3.5 DDR2桥接与控制模块电路设计 | 第55-59页 |
3.5.1 DDR2桥接模块FIFO例化 | 第55-58页 |
3.5.2 DDR2控制器电路设计 | 第58-59页 |
3.6 Qsys系统的搭建 | 第59-62页 |
3.6.1 HDMI发送器芯片控制器Qsys组件设计 | 第59-60页 |
3.6.2 视频增强协处理器Qsys组件设计 | 第60-61页 |
3.6.3 Qsys系统的搭建 | 第61-62页 |
3.7 HDMI驱动模块设计 | 第62-64页 |
3.8 Quarus Ⅱ中硬件系统的搭建与外部引脚配置 | 第64-65页 |
3.9 本章小结 | 第65-66页 |
4 视频采集显示系统的软件平台搭建与实现 | 第66-69页 |
4.1 Nios Ⅱ集成开发环境概述 | 第66-67页 |
4.2 Nios Ⅱ集成开发环境开发流程 | 第67-68页 |
4.3 软件函数的编写 | 第68页 |
4.4 本章小结 | 第68-69页 |
5 系统的调试与验证 | 第69-72页 |
5.1 硬件电路板的装配 | 第69页 |
5.2 软硬件系统的下载与调试 | 第69-70页 |
5.3 系统的最终实现 | 第70-71页 |
5.4 本章小结 | 第71-72页 |
结论 | 第72-73页 |
致谢 | 第73-74页 |
参考文献 | 第74-75页 |