| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 本文主要工作 | 第12页 |
| 1.4 本文文章结构 | 第12-14页 |
| 第二章 相关技术基础 | 第14-23页 |
| 2.1 大数据处理中的常用运算与算法 | 第14-16页 |
| 2.2 神经网络与深度学习 | 第16-20页 |
| 2.2.1 神经网络 | 第16-18页 |
| 2.2.2 深度学习 | 第18-20页 |
| 2.3 异构编程语言Open CL | 第20-23页 |
| 第三章 CPU-FPGA计算平台及应用 | 第23-43页 |
| 3.1 实验环境介绍 | 第23-24页 |
| 3.2 CPU-FPGA计算平台的架构 | 第24-31页 |
| 3.2.1 计算平台整体架构 | 第24-25页 |
| 3.2.2 计算平台的通信方法 | 第25-30页 |
| 3.2.3 计算平台通信实验 | 第30-31页 |
| 3.3 面向大数据的FPGA硬件设计 | 第31-42页 |
| 3.3.1 ARM与FPGA的通信 | 第31-34页 |
| 3.3.2 浮点数矩阵乘法的硬件设计 | 第34-39页 |
| 3.3.3 实验结果 | 第39-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第四章 CPU-GPU计算平台及算法并行化实现 | 第43-61页 |
| 4.1 CPU-GPU计算平台介绍 | 第43-44页 |
| 4.2 基于OpenCL的算法并行化实现原理 | 第44-49页 |
| 4.2.1 OpenCL主机编程要点 | 第44-48页 |
| 4.2.2 OpenCL并行化实例 | 第48-49页 |
| 4.3 神经网络与卷积神经网络的并行训练 | 第49-60页 |
| 4.3.1 神经网络的并行训练方法 | 第49-55页 |
| 4.3.2 卷积神经网络的并行训练方法 | 第55-60页 |
| 4.4 本章小结 | 第60-61页 |
| 第五章 CPU-GPU计算平台实验结果 | 第61-72页 |
| 5.1 神经网络结构以及并行训练实现 | 第61-66页 |
| 5.1.1 神经网络的结构 | 第61-62页 |
| 5.1.2 神经网络并行训练的实现 | 第62-66页 |
| 5.2 卷积神经网络结构以及并行训练实现 | 第66-69页 |
| 5.2.1 卷积神经网络的结构 | 第66-67页 |
| 5.2.2 卷积神经网络并行训练的实现 | 第67-69页 |
| 5.3 实验结果及分析 | 第69-71页 |
| 5.3.1 神经网络的串行训练和并行训练结果对比 | 第69-70页 |
| 5.3.2 卷积神经网络的串行训练和并行训练结果对比 | 第70-71页 |
| 5.4 本章小结 | 第71-72页 |
| 第六章 总结和展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 攻读硕士学位期间取得的成果 | 第76-77页 |