基于FPGA的雷达信号处理模块设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-15页 |
| ·研究背景及意义 | 第7-8页 |
| ·国内外研究现状 | 第8-12页 |
| ·现场可编程门阵列 FPGA 的发展现状 | 第8-11页 |
| ·基于 FPGA 的雷达信号处理发展趋势 | 第11-12页 |
| ·论文的内容及安排 | 第12-15页 |
| 第二章 雷达信号处理模块设计 | 第15-33页 |
| ·数字下变频（DDC）设计 | 第15-24页 |
| ·数字下变频（DDC） | 第15-17页 |
| ·实现 DDC 的方法 | 第17-19页 |
| ·DDC 模块化设计及接口设计 | 第19-21页 |
| ·多相滤波实现 DDC 的设计 | 第21-24页 |
| ·数字波束合成的设计 | 第24-32页 |
| ·DBF 原理 | 第24-27页 |
| ·DBF 模块化设计 | 第27-29页 |
| ·DBF 的接口设计及实现 | 第29-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 高速数据传输及差错控制 | 第33-45页 |
| ·高速数据传输及差错控制的意义 | 第33-34页 |
| ·高速数据传输的意义 | 第33页 |
| ·高速数据传输中差错编码控制的意义 | 第33-34页 |
| ·高速数据的传输方案 | 第34-37页 |
| ·高速数据通信设计 | 第34-35页 |
| ·高速数据传输方案设计 | 第35-37页 |
| ·海明码差错控制 | 第37-41页 |
| ·海明码实现原理 | 第37-38页 |
| ·海明码的 FPGA 实现 | 第38-41页 |
| ·维特比算法实现差错控制 | 第41-44页 |
| ·Viterbi 译码算法 | 第41-42页 |
| ·Viterbi 算法译码设计 | 第42-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 FPGA 在雷达信号处理中的规范化设计 | 第45-63页 |
| ·基于 FPGA 的雷达信号处理开发流程 | 第45-47页 |
| ·FPGA 设计中的编程风格要求 | 第47-50页 |
| ·FPGA 的设计规范 | 第50-56页 |
| ·FPGA 设计的基本原则 | 第50-53页 |
| ·FPGA 设计的技巧 | 第53-54页 |
| ·FPGA 设计的优化方法 | 第54-56页 |
| ·FPGA 设计的时序分析 | 第56-60页 |
| ·静态时序分析 | 第56-59页 |
| ·时序的约束 | 第59-60页 |
| ·本章小结 | 第60-63页 |
| 第五章 总结与展望 | 第63-65页 |
| ·本文工作总结 | 第63页 |
| ·工作展望 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-69页 |
| 作者在读研期间的研究成果 | 第69-70页 |
