基于FPGA和双DSP结构的视频处理模块设计及验证
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题研究的背景和意义 | 第10-11页 |
| ·国内外研究现状 | 第11-13页 |
| ·本文主要工作及论文安排 | 第13-14页 |
| 第二章 处理模块总体方案设计 | 第14-20页 |
| ·处理模块设计指标 | 第14-15页 |
| ·模块结构设计要求 | 第14页 |
| ·模块输入输出接口要求 | 第14-15页 |
| ·模块数据率要求 | 第15页 |
| ·主要器件选型 | 第15-17页 |
| ·FPGA 要求及选型 | 第16-17页 |
| ·DSP 要求及选型 | 第17页 |
| ·硬件总体结构设计 | 第17-20页 |
| 第三章 处理模块硬件电路设计 | 第20-36页 |
| ·处理模块电源设计 | 第20-26页 |
| ·FPGA 功耗分析及电源设计 | 第20-24页 |
| ·DSP 功耗分析及电源设计 | 第24-26页 |
| ·处理模块 FPGA BANK功能划分 | 第26-27页 |
| ·FPGA 视频数据缓存电路设计 | 第27-29页 |
| ·模拟视频输出电路设计 | 第29-30页 |
| ·DSP 视频数据缓存电路设计 | 第30-31页 |
| ·压缩视频与 PC 端传输通道设计 | 第31-32页 |
| ·DSP 的 PCI 接口扩展 | 第32-34页 |
| ·视频数据高速传输通道设计 | 第34-36页 |
| 第四章 硬件电路验证模块软件设计 | 第36-62页 |
| ·接收与显示验证模块逻辑设计 | 第36-40页 |
| ·视频数据接收逻辑设计 | 第36-38页 |
| ·视频显示逻辑设计 | 第38-40页 |
| ·预处理验证模块软件设计 | 第40-44页 |
| ·5×5 开运算逻辑设计 | 第40-43页 |
| ·预处理验证模块软件总体设计 | 第43-44页 |
| ·核心处理验证模块软件设计 | 第44-46页 |
| ·编码验证模块软件设计 | 第46-62页 |
| ·帧内预测 | 第47-51页 |
| ·帧间预测 | 第51-54页 |
| ·整形变换 | 第54-56页 |
| ·量化 | 第56-57页 |
| ·熵编码 | 第57-59页 |
| ·H.264 编码器在 DSP 的实现 | 第59-62页 |
| 第五章 处理模块电路测试验证结果分析 | 第62-77页 |
| ·视频数据缓存电路测试及结果分析 | 第62-66页 |
| ·RAPIDIO 数据传输测试及结果分析 | 第66-70页 |
| ·处理模块硬件电路整体验证结果及分析 | 第70-77页 |
| 第六章 结束语 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-81页 |
| 附录 | 第81-86页 |
