| 第一章 绪论 | 第1-12页 |
| 1．1 接入网的发展历史及现状 | 第6-7页 |
| 1．2 接入网的定义、定界及其物理参考模型 | 第7-9页 |
| 1．3 接入网的接口标准 | 第9-11页 |
| 1．4 本文所做的工作 | 第11-12页 |
| 第二章 实用化综合接入系统 | 第12-17页 |
| 2．1 实用化综合接入系统（UAS）组成 | 第12-13页 |
| 2．2 实用化综合接入系统的业务及功能要求 | 第13-15页 |
| 2．3 实用化综合接入系统的实现方案 | 第15-17页 |
| 第三章 V5接口与E1电路仿真 | 第17-32页 |
| 3．1 V5接口 | 第17-26页 |
| 3．2 E1电路仿真 | 第26-32页 |
| 第四章 硬件电路的具体实现及研究 | 第32-50页 |
| 4．1 硬件模块功能概述 | 第32-35页 |
| 4．1．1 嵌入式CPU（MPC8260） | 第32页 |
| 4．1．2 线路接口单元（LIU） | 第32-34页 |
| 4．1．3 成帧器（FRAMER） | 第34页 |
| 4．1．4 复接／分接器（MULTIPLEXER） | 第34-35页 |
| 4．2 适配处理器（SAR） | 第35-43页 |
| 4．2．1 功能结构 | 第35-36页 |
| 4．2．2 发送适配 | 第36-37页 |
| 4．2．3 接收适配 | 第37-42页 |
| 4．2．4 信元服务判决（CSD） | 第42-43页 |
| 4．3 数据存储接口电路 | 第43-44页 |
| 4．4 时钟方式 | 第44页 |
| 4．5 UTOPIA接口 | 第44-50页 |
| 4．5．1 UTOPIA标准 | 第45-48页 |
| 4．5．2 通过UTOPIA进行板间联接 | 第48-50页 |
| 第五章 性能测试及结果分析 | 第50-58页 |
| 5．1 性能测试 | 第50-53页 |
| 5．1．1 V5的物理接口性能测试 | 第50-52页 |
| 5．1．2 业务及功能测试 | 第52-53页 |
| 5．2 结果分析 | 第53-58页 |
| 5．2．1 业务时延 | 第53-55页 |
| 5．2．2 适配时延 | 第55-58页 |
| 结束语 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-61页 |