| 摘要 | 第1-7页 |
| ABSTRACT | 第7-15页 |
| 第1章 绪论 | 第15-21页 |
| ·研究背景 | 第15-18页 |
| ·论文目标与研究内容 | 第18-19页 |
| ·研究步骤和实验方案 | 第19-20页 |
| ·论文的写作安排 | 第20-21页 |
| 第2章 相关的研究工作分析 | 第21-40页 |
| ·线程级推测技术发展概况 | 第21-23页 |
| ·线程级推测典型技术方案 | 第23-36页 |
| ·Multiscalar方案 | 第23-26页 |
| ·Hydra方案 | 第26-30页 |
| ·STAMPede方案 | 第30-35页 |
| ·其他线程级推测技术方案 | 第35-36页 |
| ·其他相关研究工作 | 第36-37页 |
| ·我们研究工作的定位 | 第37-38页 |
| ·小结 | 第38-40页 |
| 第3章 应用中的线程级推测并行性研究 | 第40-64页 |
| ·线程划分方案与推测执行模型 | 第40-43页 |
| ·线程划分方案 | 第40-41页 |
| ·循环结构的推测执行模型 | 第41-42页 |
| ·子程序结构的推测执行模型 | 第42-43页 |
| ·线程级推测并行性分析方法 | 第43-45页 |
| ·循环结构的推测并行性判定准则 | 第43-45页 |
| ·子程序结构的推测并行性判定准则 | 第45页 |
| ·线程级推测并行性剖析工具 | 第45-55页 |
| ·剖析工作总体框架 | 第46-47页 |
| ·子程序结构剖析工具ProRV&ProFun的设计 | 第47-52页 |
| ·循环结构剖析工具ProLoop的设计 | 第52-55页 |
| ·实验结果及其分析 | 第55-63页 |
| ·ProRV&ProFun的实验数据与结论 | 第55-60页 |
| ·ProLoop的实验数据与结论 | 第60-63页 |
| ·小结 | 第63-64页 |
| 第4章 线程级推测程序的表示与变换 | 第64-79页 |
| ·处理器状态及其转换 | 第64-65页 |
| ·子程序结构的表示与变换 | 第65-73页 |
| ·循环结构的表示与变换 | 第73-77页 |
| ·系统软硬件接口 | 第77-78页 |
| ·小结 | 第78-79页 |
| 第5章 线程级推测体系结构模型设计 | 第79-92页 |
| ·基本结构模型 | 第79-80页 |
| ·推测执行的硬件支持 | 第80-82页 |
| ·推测读机制 | 第80-81页 |
| ·推测写机制 | 第81-82页 |
| ·线程级推测模拟器的设计 | 第82-91页 |
| ·小结 | 第91-92页 |
| 第6章 实验分析 | 第92-110页 |
| ·运行时系统代价分析 | 第92-98页 |
| ·SP_CALL的代价 | 第92-94页 |
| ·SP_FOR/SP_WHILE的代价 | 第94-98页 |
| ·小结 | 第98页 |
| ·微体系结构性能分析 | 第98-101页 |
| ·总线性能 | 第98-100页 |
| ·发射宽度对性能的影响 | 第100-101页 |
| ·软硬件协同工作的分析与优化 | 第101-109页 |
| ·线程粒度对性能的影响 | 第102-104页 |
| ·伪相关的消除 | 第104-106页 |
| ·编译优化对性能的影响 | 第106-109页 |
| ·有关性能的其他讨论 | 第109页 |
| ·小结 | 第109-110页 |
| 第7章 结束语 | 第110-115页 |
| ·论文工作总结 | 第110-112页 |
| ·本文的主要创新 | 第112页 |
| ·未来的研究工作 | 第112-115页 |
| 参考文献 | 第115-120页 |
| 在读期间发表的学术论文与取得的研究成果 | 第120-121页 |
| 在读期间参与的科研项目 | 第121-122页 |
| 致谢 | 第122页 |