基于可重构FPGA的卷积码通讯进化电路研究
摘要 | 第1-5页 |
Abstract | 第5-6页 |
目录 | 第6-8页 |
1 引言 | 第8-14页 |
·技术背景及研究现状 | 第8-10页 |
·进化硬件的概念、分类 | 第10-11页 |
·可重构FPGA实现的专用进化电路 | 第11-13页 |
·论文的主要研究内容 | 第13-14页 |
2 进化硬件研究 | 第14-30页 |
·遗传算法 | 第14-22页 |
·遗传算法的基本思想 | 第14-15页 |
·遗传算法的基本步骤 | 第15-22页 |
·ASR-FPGA进化硬件 | 第22-26页 |
·进化硬件 | 第23-25页 |
·FPGA动态可重构设计原理 | 第25-26页 |
·FPGA应用设计流程 | 第26-30页 |
3 卷积编译码原理 | 第30-36页 |
·卷积编码 | 第30-32页 |
·卷积码的基本概念 | 第30-31页 |
·卷积码的表示方法 | 第31-32页 |
·维特比译码 | 第32-36页 |
·最大似然译码 | 第33页 |
·维特比译码简介 | 第33-34页 |
·维特比译码器的实现 | 第34-36页 |
4 ASR-FPGA的进化硬件算法 | 第36-48页 |
·遗传算法的硬件实现 | 第36-39页 |
·有限功能可进化数字硬件原理 | 第39-44页 |
·ASR-FPGA的进化硬件算法 | 第40-42页 |
·动态重构GA算法 | 第42-43页 |
·GA算法构造可重构卷积码电路 | 第43-44页 |
·嵌套式GA可重构的实现方法 | 第44-48页 |
5 可重构卷积码电路及其进化控制模块实现 | 第48-65页 |
·实验用的卷积码及其考虑 | 第48-51页 |
·实验用卷积码的编码电路 | 第48-49页 |
·实验用卷积码的译码电路 | 第49-51页 |
·进化硬件模型的硬件实现 | 第51-57页 |
·进化硬件控制模型RLA电路 | 第52页 |
·进化电路组成模块 | 第52-57页 |
·控制系统各主要模块的实验仿真 | 第57-65页 |
·进化硬件芯片介绍 | 第57-60页 |
·控制系统各主要模块实验仿真 | 第60-65页 |
6 结论 | 第65-66页 |
参考资料 | 第66-70页 |
致谢 | 第70页 |