动力调谐陀螺仪数字再平衡回路的设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·引言 | 第10-11页 |
| ·课题背景 | 第11页 |
| ·再平衡技术的发展与现状 | 第11-14页 |
| ·模拟再平衡技术的发展 | 第11-13页 |
| ·数字再平衡技术的发展 | 第13-14页 |
| ·本文研究的主要内容 | 第14-16页 |
| 第2章 动力调谐陀螺仪和寻北仪的基本原理 | 第16-28页 |
| ·动力调谐陀螺仪工作原理 | 第16-19页 |
| ·动力调谐陀螺仪的特点 | 第16页 |
| ·动力调谐陀螺仪的结构 | 第16-18页 |
| ·动力调谐陀螺仪的工作原理 | 第18-19页 |
| ·动力调谐陀螺仪的运动方程 | 第19-22页 |
| ·动力调谐陀螺仪的误差分析 | 第22-25页 |
| ·自转轴角偏移引起的漂移误差 | 第23页 |
| ·驱动轴具有2倍旋转频率的角振动引起的漂移误差 | 第23-24页 |
| ·陀螺转子及平衡环的质心偏移引起的漂移误差 | 第24-25页 |
| ·寻北原理 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 数字再平衡回路解耦校正网络的设计 | 第28-42页 |
| ·动力调谐陀螺仪再平衡回路的基本分析 | 第28-32页 |
| ·数字再平衡回路概述 | 第28-30页 |
| ·动力调谐陀螺仪的数学模型 | 第30-32页 |
| ·动力调谐陀螺仪再平衡回路的耦合及解耦 | 第32-37页 |
| ·再平衡回路的耦合和解耦理论 | 第32-34页 |
| ·动力调谐陀螺仪的控制解耦阵设计 | 第34-36页 |
| ·动力调谐陀螺仪的输出解耦阵设计 | 第36-37页 |
| ·再平衡回路数字校正网络的设计 | 第37-40页 |
| ·本章小结 | 第40-42页 |
| 第4章 再平衡回路NIOSⅡ数字系统的分析与设计 | 第42-60页 |
| ·SOPC与NIOSⅡ软核 | 第42-43页 |
| ·SOPC开发 | 第42页 |
| ·NiosⅡ软核结构 | 第42-43页 |
| ·控制芯片的选择 | 第43-44页 |
| ·自定制再平衡回路处理器NIOSⅡ系统 | 第44-49页 |
| ·定制NiosⅡ处理器内核 | 第44-45页 |
| ·定制定时器内核 | 第45页 |
| ·定制SPI内核 | 第45页 |
| ·定制FLASH接口和SDRAM接口内核 | 第45-46页 |
| ·指定基础地址和中断请求优先级 | 第46-47页 |
| ·设置NiosⅡ复位和异常地址 | 第47-49页 |
| ·再平衡回路最小数字系统的构成 | 第49-55页 |
| ·电源电路 | 第49-50页 |
| ·复位电路 | 第50页 |
| ·FLASH接口电路 | 第50-52页 |
| ·SDRAM接口电路 | 第52-53页 |
| ·SOPC的JTAG配置 | 第53-54页 |
| ·SOPC的串行主动配置 | 第54-55页 |
| ·再平衡回路的通讯接口 | 第55-59页 |
| ·串行通讯接口 | 第55-57页 |
| ·CAN通讯接口 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 第5章 再平衡回路模拟电路的设计与实现 | 第60-70页 |
| ·再平衡回路的整体设计方案 | 第60页 |
| ·信号预处理电路 | 第60-66页 |
| ·陀螺信号特点 | 第60-63页 |
| ·仪用放大电路 | 第63-64页 |
| ·带通滤波电路 | 第64-65页 |
| ·相敏解调 | 第65-66页 |
| ·低通滤波电路 | 第66页 |
| ·A/D转换电路 | 第66-67页 |
| ·D/A与V/I转换电路 | 第67-69页 |
| ·D/A转换电路 | 第67-69页 |
| ·V/I转换电路 | 第69页 |
| ·本章小结 | 第69-70页 |
| 第6章 数字再平衡回路的软件设计与仿真 | 第70-80页 |
| ·软件开发环境简介 | 第70页 |
| ·控制软件设计 | 第70-74页 |
| ·主程序设计 | 第71-72页 |
| ·中断服务程序设计 | 第72-74页 |
| ·系统仿真 | 第74-77页 |
| ·寻北实验与结果分析 | 第77-79页 |
| ·本章小结 | 第79-80页 |
| 结论 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第83-84页 |
| 致谢 | 第84页 |
