网络分析仪频率合成技术的研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第6-9页 |
| 第一章 引言 | 第9-12页 |
| ·课题来源 | 第9页 |
| ·频率合成器技术的特点以及发展趋势 | 第9-11页 |
| ·本文要解决的问题 | 第11页 |
| ·本文主要内容 | 第11-12页 |
| 第二章 锁相环(PLL)设计原理 | 第12-23页 |
| ·原理概述 | 第12-13页 |
| ·锁相环的关键性能参数 | 第13页 |
| ·锁相环组成 | 第13-20页 |
| ·序列鉴相器 | 第13-17页 |
| ·电荷泵 | 第17-19页 |
| ·环路滤波器 | 第19页 |
| ·压控振荡器 | 第19-20页 |
| ·环路的设计 | 第20-23页 |
| ·环路带宽的选择 | 第20-22页 |
| ·相位余量的选择 | 第22-23页 |
| 第三章 数字直接合成(DDS)基本原理 | 第23-33页 |
| ·DDS原理 | 第23-26页 |
| ·DDS输出信号频谱分析 | 第26-33页 |
| 第四章 DDS+PLL频率合成技术 | 第33-38页 |
| ·DDS激励PLL | 第33-34页 |
| ·PLL内嵌DDS | 第34页 |
| ·DDS与PLL环外混频 | 第34-35页 |
| ·微带低通滤波器 | 第35-38页 |
| 第五章 电路设计 | 第38-67页 |
| ·系统方案论证设计 | 第38-40页 |
| ·系统指标 | 第38页 |
| ·方案的确定 | 第38-40页 |
| ·400MHz产生电路设计 | 第40-46页 |
| ·DDS电路设计 | 第46-49页 |
| ·2340.3MHz～3640MHz产生电路设计 | 第49-57页 |
| ·2340MHz产生电路设计 | 第57-60页 |
| ·混频放大电路设计 | 第60-63页 |
| ·控制系统设计 | 第63-67页 |
| ·控制系统硬件部分设计 | 第63-64页 |
| ·控制系统软件部分设计 | 第64-67页 |
| 第六章 测试与分析 | 第67-74页 |
| ·PCB版图及实物 | 第67页 |
| ·系统测试 | 第67-73页 |
| ·相噪及杂散测试 | 第68-72页 |
| ·跳频时间测试 | 第72-73页 |
| ·输出功率测试 | 第73页 |
| ·问题总结及改进建议 | 第73-74页 |
| 第七章 结论 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 在学期间的研究成果及个人简历 | 第78-79页 |
| 附录1 扫频源原理图 | 第79-80页 |
| 附录2 控制板原理图 | 第80-81页 |
| 附录3 控制系统关键部分流程图 | 第81-84页 |
| 附录4 扫频源顶层印制板图 | 第84-85页 |
| 附录5 实物图 | 第85-86页 |
| 附录6 相位噪声及杂散测试表格 | 第86页 |
