脉宽调制器的逆向设计和制作
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 1 绪论 | 第10-17页 |
| ·ASIC发展概述 | 第10-11页 |
| ·ASIC的设计方法概述 | 第11-12页 |
| ·设计工具EDA系统 | 第12-13页 |
| ·Cadence软件介绍 | 第13页 |
| ·相控阵雷达介绍 | 第13-15页 |
| ·脉宽调制器概述 | 第15页 |
| ·课题的内容介绍 | 第15-17页 |
| 2 芯片的总体介绍 | 第17-24页 |
| ·芯片的简要说明 | 第17-19页 |
| ·芯片的工作过程 | 第19-24页 |
| ·复位驱动脉冲形成电路 | 第19-21页 |
| ·移相(置位)驱动脉冲形成电路 | 第21-24页 |
| 3 芯片的电路提取 | 第24-32页 |
| ·拼图 | 第24页 |
| ·提取电路图 | 第24-32页 |
| ·D/A转换器输入电路的提取 | 第24-27页 |
| ·开关电路和电阻网络的提取 | 第27-28页 |
| ·电压比较器的提取 | 第28-30页 |
| ·逻辑组合电路的提取 | 第30-32页 |
| 4 芯片各功能块的分析与仿真 | 第32-46页 |
| ·数模转换器 | 第32-38页 |
| ·DAC的基本原理 | 第32-34页 |
| ·R-2R梯形电阻网络DAC的结构 | 第34-35页 |
| ·数模转换器的分析 | 第35-38页 |
| ·电压比较器 | 第38-39页 |
| ·锁存器 | 第39-42页 |
| ·锁存器的工作过程 | 第40-42页 |
| ·输入保护电路 | 第42页 |
| ·输出驱动电路 | 第42-46页 |
| ·输出电路的驱动能力 | 第42-45页 |
| ·CMOS输出缓冲门 | 第45-46页 |
| 5 版图的绘制和闩锁效应的防止 | 第46-56页 |
| ·版图的再设计和绘制 | 第46-53页 |
| ·布局布线 | 第46页 |
| ·输入电路的版图设计 | 第46-47页 |
| ·开关电路和电阻网络的版图设计 | 第47-48页 |
| ·电压比较器的版图设计 | 第48-50页 |
| ·逻辑组合电路的版图设计 | 第50页 |
| ·输出单元的版图设计 | 第50-51页 |
| ·版图设计规则 | 第51-52页 |
| ·最后的版图 | 第52-53页 |
| ·闩锁效应 | 第53-56页 |
| ·产生闩锁效应的原因及条件 | 第53-54页 |
| ·抑制闩锁效应的方法 | 第54-56页 |
| 6 芯片的制作 | 第56-60页 |
| ·工艺流程 | 第56页 |
| ·光刻 | 第56-57页 |
| ·离子注入 | 第57-60页 |
| 7 结论 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 在学研究成果 | 第64-65页 |
| 致谢 | 第65页 |
