| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-11页 |
| 1 绪论 | 第11-18页 |
| ·引言 | 第11页 |
| ·研究背景 | 第11-12页 |
| ·新型声纳系统 | 第11-12页 |
| ·声纳系统数据传输与互联 | 第12页 |
| ·国内外研究现状 | 第12-17页 |
| ·高速数据传输技术 | 第13页 |
| ·嵌入式处理器与可编程逻辑器件 | 第13-14页 |
| ·处理系统架构 | 第14-15页 |
| ·处理平台标准 | 第15-16页 |
| ·基于CPCI数据传输系统的发展和应用 | 第16-17页 |
| ·论文的设计目标、研究手段以及章节安排 | 第17-18页 |
| 2 相关理论与关键技术研究 | 第18-24页 |
| ·光纤通信技术 | 第18-19页 |
| ·8B/10B编码理论 | 第19页 |
| ·标准CPCI架构 | 第19-21页 |
| ·基于DSP+FPGA的处理架构 | 第21-22页 |
| ·基于FPGA的高速数据连接技术 | 第22-24页 |
| 3 基于CPCI数据传输系统的硬件设计 | 第24-57页 |
| ·基于CPCI数据传输系统的硬件设计方案 | 第24-28页 |
| ·传统基于CPCI数据传输系统的设计方法 | 第24-26页 |
| ·本设计的设计思想和方案 | 第26-28页 |
| ·数据传输板卡的主要功能和技术指标 | 第28-29页 |
| ·数据传输板卡的硬件组成及工作机制 | 第29-30页 |
| ·核心处理芯片介绍 | 第30-34页 |
| ·TigerSHARC TS201 DSP处理器 | 第31-32页 |
| ·Xilinx Virtex5 FPGA器件 | 第32-34页 |
| ·总线接口模块设计 | 第34-41页 |
| ·基于CPCI架构的PCI管理总线结构 | 第34-35页 |
| ·PCI9056接口芯片 | 第35-37页 |
| ·TigerSHARC TS201接口设计 | 第37-40页 |
| ·PCI总线局部端到DSP外部总线的转换桥设计 | 第40-41页 |
| ·水下采集数据接收模块设计 | 第41-49页 |
| ·水下数据传输技术特点 | 第42页 |
| ·接收模块的硬件设计 | 第42-43页 |
| ·光收发模块和高速串行数据收发芯片 | 第43-46页 |
| ·数据接收的控制逻辑和接收端到DSP端转换桥的逻辑设计 | 第46-48页 |
| ·155Mbps光纤通道数据发送端的逻辑设计 | 第48-49页 |
| ·数据整理与分发接口模块设计 | 第49-57页 |
| ·数据通道分析 | 第49-50页 |
| ·数据整理与分发模块的硬件结构 | 第50页 |
| ·基于Rocket I/O收发器和Aurora协议的高速传输设计 | 第50-54页 |
| ·应用TS201的高速数据通道实现板间互联 | 第54-57页 |
| 4 基于CPCI数据传输系统的支撑软件及控制程序 | 第57-63页 |
| ·软硬件层次结构 | 第57-58页 |
| ·CPCI处理平台的支撑软件介绍 | 第58-60页 |
| ·数据传输系统的DSP控制程序设计 | 第60-63页 |
| ·程序流程图 | 第60-61页 |
| ·控制程序说明 | 第61-63页 |
| 5 基于CPCI数据传输系统的实现与验证 | 第63-69页 |
| ·基于CPCI数据传输板卡的实物与验证方法 | 第63页 |
| ·基于CPCI数据传输系统的硬件平台搭建 | 第63-64页 |
| ·性能验证 | 第64-69页 |
| ·单板基本功能测试 | 第64-66页 |
| ·水下采集数据接收验证 | 第66-67页 |
| ·数据整理与分发模块测试 | 第67-69页 |
| 6 结论 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 作者简介 | 第72-74页 |
| 学位论文数据集 | 第74页 |