| 摘 要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 引言 | 第7-13页 |
| ·光纤通信 | 第7-8页 |
| ·并行光信号甚短距离VSR(Very Short Reach)传输 | 第8页 |
| ·频率合成概述 | 第8-11页 |
| ·集成电路的工艺 | 第11-12页 |
| ·论文的组织 | 第12-13页 |
| 第二章 锁相环电路的构成与基本原理 | 第13-35页 |
| ·锁相环的组成及数学模型 | 第13-21页 |
| ·鉴相器 | 第13-16页 |
| ·环路滤波器 | 第16-18页 |
| ·压控振荡器(VCO) | 第18-20页 |
| ·锁相环的环路模型 | 第20-21页 |
| ·锁相环环路分析 | 第21-29页 |
| ·线性相位模型与传递函数的一般形式 | 第21-23页 |
| ·跟踪特性 | 第23-25页 |
| ·环路捕捉特性 | 第25-29页 |
| ·锁相环的稳定性 | 第29-35页 |
| 第三章 锁相环电路的噪声 | 第35-43页 |
| ·一般噪声源 | 第35-38页 |
| ·热噪声 | 第35-37页 |
| ·散弹噪声 | 第37页 |
| ·闪烁噪声 | 第37页 |
| ·电源与衬底噪声 | 第37-38页 |
| ·相位噪声基本概念 | 第38-39页 |
| ·PLL相位噪声研究 | 第39-43页 |
| ·输入端相位噪声对PLL的影响 | 第40-41页 |
| ·VCO相位噪声对PLL的影响 | 第41-43页 |
| 第四章 可变分频比锁相环频率合成器设计 | 第43-76页 |
| ·电荷泵锁相环 | 第43-52页 |
| ·电荷泵锁相环的原理框图 | 第43-44页 |
| ·边沿触发鉴频鉴相器(PFD) | 第44-45页 |
| ·电荷泵(Charge Pump) | 第45-46页 |
| ·电荷泵锁相环(CPPLL)的数学模型 | 第46-49页 |
| ·PFD/CP 的非理想效应 | 第49-52页 |
| ·可变分频比锁相环倍频器的系统设计 | 第52-53页 |
| ·可变分频比分频器的设计 | 第53-59页 |
| ·SCFL逻辑 | 第54-56页 |
| ·主从D触发器和锁存器 | 第56-58页 |
| ·4:1数据选择器 | 第58页 |
| ·选频控制器 | 第58-59页 |
| ·鉴频鉴相器(PFD)的设计 | 第59-61页 |
| ·差分电荷泵(CP)与环路滤波器(LPF)的设计 | 第61-63页 |
| ·4级环形压控振荡器的设计 | 第63-72页 |
| ·概述 | 第63-65页 |
| ·环形振荡器 | 第65-66页 |
| ·负阻结构的环形压控振荡器 | 第66-69页 |
| ·对负阻结构单元电路的简单分析 | 第69-71页 |
| ·本次设计采用的单元电路 | 第71-72页 |
| ·输入输出缓冲设计 | 第72-73页 |
| ·环路设计 | 第73-76页 |
| 第五章 电路仿真与版图设计 | 第76-82页 |
| ·电路仿真 | 第76-78页 |
| ·分频器的仿真 | 第76页 |
| ·压控振荡器(VCO)仿真 | 第76-77页 |
| ·环路仿真 | 第77-78页 |
| ·版图设计 | 第78-82页 |
| ·版图布局 | 第78-79页 |
| ·版图设计注意点 | 第79-80页 |
| ·芯片的布局与版图 | 第80-82页 |
| 第六章 芯片测试与结果分析 | 第82-94页 |
| ·分频器的测试 | 第82-86页 |
| ·系统定义 | 第82-83页 |
| ·芯片照片 | 第83页 |
| ·测试结果及分析 | 第83-86页 |
| ·压控振荡器的测试 | 第86-88页 |
| ·系统定义 | 第86页 |
| ·芯片照片 | 第86-87页 |
| ·测试结果及分析 | 第87-88页 |
| ·可变分频比倍频器的测试 | 第88-93页 |
| ·系统定义 | 第88-89页 |
| ·芯片照片 | 第89页 |
| ·测试结果及分析 | 第89-93页 |
| ·进一步的工作 | 第93-94页 |
| 第七章 结论 | 第94-95页 |
| 致 谢 | 第95-96页 |
| 参考文献 | 第96-97页 |