| 第一章 绪论 | 第1-16页 |
| §1． 1 引言 | 第6页 |
| §1． 2 DSP处理器的特点与分类 | 第6-8页 |
| 1． 2． 1 DSP处理器的特点 | 第6-8页 |
| 1． 2． 2 DSP处理器的分类 | 第8页 |
| §1． 3 DSP处理器的发展 | 第8-9页 |
| §1． 4 DSP处理器的应用 | 第9-10页 |
| 1． 4． 1 普通应用 | 第9-10页 |
| 1． 4． 2 热门应用 | 第10页 |
| §1． 5 DSP技术展望 | 第10-11页 |
| 1． 5． 1 系统级集成DSP | 第10-11页 |
| 1． 5． 2 可控制DSP | 第11页 |
| 1． 5． 3 追求更高的运算速度 | 第11页 |
| 1． 5． 4 定点DSP是主流 | 第11页 |
| §1． 6 多发射结构 | 第11-15页 |
| 1． 6． 1 VLIW结构的特点 | 第13页 |
| 1． 6． 2 超标量的特点和缺点 | 第13-14页 |
| 1． 6． 3 VLIW和超标量的比较 | 第14页 |
| 1． 6． 4 SIMD结构 | 第14-15页 |
| 1． 6． 5 各多发射结构的比较 | 第15页 |
| §1． 7 本文研究内容 | 第15-16页 |
| 第二章 MD16 DSP核设计与研究 | 第16-36页 |
| §2． 1 DSP核结构设计的一般方法 | 第16-20页 |
| 2． 1． 1 可定制定点DSP处理核 | 第16-17页 |
| 2． 1． 2 可定制定点DSP处理器流水结构 | 第17页 |
| 2． 1． 3 程序控制单元 | 第17-19页 |
| 2． 1． 4 一般数据通道 | 第19页 |
| 2． 1． 5 数据地址产生器（DAG） | 第19-20页 |
| §2． 2 MD16设计方法 | 第20-29页 |
| 2． 2． 1 专门运算单元 | 第21-24页 |
| 2． 2． 2 数据类型 | 第24页 |
| 2． 2． 3 流水级 | 第24-25页 |
| 2． 2． 4 指令形式 | 第25-26页 |
| 2． 2． 5 存储器结构 | 第26页 |
| 2． 2． 6 寄存器结构 | 第26-27页 |
| 2． 2． 7 控制流 | 第27-29页 |
| §2． 3 设计需求 | 第29-30页 |
| §2． 4 整体结构 | 第30-31页 |
| §2． 5 数据竞争的克服 | 第31-33页 |
| 2． 5． 1 数据竞争的检测控制 | 第31页 |
| 2． 5． 2 数据竞争的克服 | 第31-32页 |
| 2． 5． 3 MD16中几个地方需要检测数据竞争 | 第32页 |
| 2． 5． 4 实践例子 | 第32-33页 |
| §2． 6 结果和提高 | 第33-34页 |
| §2． 7 本章小结 | 第34-36页 |
| 第三章 VLIW DSP核设计与研究 | 第36-50页 |
| §3． 1 VLlW DSP编译器核心技术 | 第36-37页 |
| §3． 2 VLIW DSP结构分析和设计 | 第37-46页 |
| 3． 2． 1 VLIW DSP概述 | 第37-38页 |
| 3． 2． 2 VLlW DSP结构中的关键部分结构 | 第38-46页 |
| §3． 3 VLIW DSP实现 | 第46-48页 |
| §3． 4 VLIW的缺点和改进方案的提出 | 第48-49页 |
| 3． 4． 1 软件的缺点 | 第48页 |
| 3． 4． 2 硬件方面的缺点 | 第48页 |
| 3． 4． 3 改进和克服 | 第48-49页 |
| §3． 5 本章小结 | 第49-50页 |
| 第四章 指令压缩方法在VLIW DSP中实现 | 第50-60页 |
| §4． 1 指令压缩方法的提出 | 第50-51页 |
| §4． 2 针对VLIW DSP的指令压缩方法 | 第51-54页 |
| 4． 2． 1 VLlW结构模型 | 第51页 |
| 4． 2． 2 VLlW指令压缩新方法 | 第51-54页 |
| §4． 3 结果实现 | 第54-59页 |
| 4． 3． 1 解压缩结构实现 | 第54-55页 |
| 4． 3． 2 实验结果和总结 | 第55-59页 |
| §4． 4 本章小结 | 第59-60页 |
| 第五章 总结 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 致谢 | 第64-65页 |
| 作者论文 | 第65-66页 |
| 参与科研项目与课题 | 第66页 |