| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-15页 |
| ·课题背景 | 第11-12页 |
| ·课题研究现状 | 第12-14页 |
| ·序列比较分析硬件加速研究现状 | 第12-13页 |
| ·序列拼接硬件加速研究现状 | 第13-14页 |
| ·本课题研究内容 | 第14页 |
| ·论文结构 | 第14-15页 |
| 第二章 序列比较分析算法加速器技术研究 | 第15-36页 |
| ·双序列比对算法加速器技术研究 | 第15-24页 |
| ·双序列比对算法特征分析 | 第15-17页 |
| ·优化方案 | 第17-19页 |
| ·硬件结构设计 | 第19-22页 |
| ·实验结果 | 第22-24页 |
| ·序列搜索算法加速器技术研究 | 第24-30页 |
| ·算法特征分析 | 第24-25页 |
| ·硬件结构设计 | 第25-29页 |
| ·实验结果 | 第29-30页 |
| ·多序列比对算法加速器技术研究 | 第30-35页 |
| ·算法特征分析 | 第31-32页 |
| ·硬件结构设计 | 第32-34页 |
| ·实验结果 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第三章 序列拼接算法加速器技术研究 | 第36-51页 |
| ·序列拼接算法特征分析 | 第36-42页 |
| ·序列拼接算法原理 | 第36-37页 |
| ·序列拼接程序加速设计分析 | 第37-42页 |
| ·硬件结构设计 | 第42-48页 |
| ·设计分析 | 第42-44页 |
| ·解决方案 | 第44-45页 |
| ·硬件结构设计 | 第45-48页 |
| ·实验结果 | 第48-49页 |
| ·本章小结 | 第49-51页 |
| 第四章 序列分析应用中典型数据结构的存储优化技术研究 | 第51-66页 |
| ·栈结构的硬件设计 | 第51-52页 |
| ·设计分析 | 第51-52页 |
| ·结构设计 | 第52页 |
| ·队列结构的硬件设计 | 第52-54页 |
| ·设计分析 | 第52-53页 |
| ·结构设计 | 第53-54页 |
| ·链表结构的硬件设计 | 第54-57页 |
| ·设计分析 | 第54-55页 |
| ·结构设计 | 第55-57页 |
| ·树结构的硬件设计 | 第57-60页 |
| ·设计分析 | 第57-58页 |
| ·结构设计 | 第58-60页 |
| ·图结构的硬件设计 | 第60-65页 |
| ·设计分析 | 第60-62页 |
| ·结构设计 | 第62-65页 |
| ·本章小结 | 第65-66页 |
| 第五章 构建算法加速器原型系统的实现技术研究 | 第66-88页 |
| ·原型系统设计 | 第66-68页 |
| ·高速I/O 通道控制器关键技术 | 第68-78页 |
| ·高速I/O 通道PCI-E 概述 | 第68-69页 |
| ·PCI-E 总线基础 | 第69-71页 |
| ·DMA 控制器设计 | 第71-75页 |
| ·DMA 控制器驱动程序设计 | 第75-78页 |
| ·高速大容量外部存储控制器关键技术 | 第78-87页 |
| ·动态存储器技术 | 第78-79页 |
| ·存储控制器结构设计 | 第79-84页 |
| ·高速数据信号采样技术 | 第84-87页 |
| ·本章小结 | 第87-88页 |
| 第六章 结束语 | 第88-90页 |
| ·工作总结 | 第88-89页 |
| ·进一步的工作 | 第89-90页 |
| 致谢 | 第90-91页 |
| 参考文献 | 第91-95页 |
| 作者在学期间取得的学术成果 | 第95页 |