| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-10页 |
| ·引言 | 第7页 |
| ·研究背景及目的 | 第7-8页 |
| ·国内外研究状况 | 第8页 |
| ·论文的内容安排 | 第8-10页 |
| 2 接收机理论与指标 | 第10-23页 |
| ·接收机的基本工作原理 | 第10-11页 |
| ·接收机的性能指标 | 第11-19页 |
| ·系统的噪声 | 第11-13页 |
| ·接收机灵敏度 | 第13-15页 |
| ·接收机动态范围 | 第15-18页 |
| ·增益、动态范围和灵敏度的关系 | 第18-19页 |
| ·接收机方案 | 第19-21页 |
| ·小结 | 第21-23页 |
| 3 系统设计方案 | 第23-34页 |
| ·系统指标要求 | 第23页 |
| ·系统方案选择 | 第23-27页 |
| ·接收前端的方案 | 第23-24页 |
| ·中频接收机的方案 | 第24-27页 |
| ·系统设计 | 第27-31页 |
| ·系统关键指标分析 | 第31-33页 |
| ·系统噪声系数 | 第31页 |
| ·灵敏度分析 | 第31-32页 |
| ·增益及动态范围 | 第32-33页 |
| ·测频误差分析 | 第33页 |
| ·搜索时间 | 第33页 |
| ·小结 | 第33-34页 |
| 4 频率合成技术 | 第34-45页 |
| ·频率合成器的指标 | 第34-35页 |
| ·频率合成基本方法 | 第35-44页 |
| ·直接频率合成技术 | 第35页 |
| ·锁相频率合成技术 | 第35-38页 |
| ·直接数字频率合成技术 | 第38-41页 |
| ·基于DDS+PLL的合成技术 | 第41-44页 |
| ·小结 | 第44-45页 |
| 5 基于CPLD控制的 DDS激励 PLL的频率合成器设计 | 第45-67页 |
| ·频率合成器的指标 | 第45-46页 |
| ·方案选择 | 第46页 |
| ·器件选择 | 第46-48页 |
| ·DDS芯片的选择 | 第46-47页 |
| ·锁相芯片的选择 | 第47页 |
| ·控制芯片的选择 | 第47-48页 |
| ·系统电路的设计 | 第48-66页 |
| ·电源模块设计 | 第48-49页 |
| ·DDS电路的设计 | 第49-54页 |
| ·滤波器设计 | 第54-58页 |
| ·锁相环路的电路设计 | 第58-62页 |
| ·放大电路的设计 | 第62-63页 |
| ·控制电路的设计 | 第63-66页 |
| ·小结 | 第66-67页 |
| 6 总结 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |