| 摘要 | 第1-7页 |
| Abstract | 第7-12页 |
| 0 前言 | 第12-16页 |
| ·课题背景 | 第12-13页 |
| ·国内外研究状况及趋势 | 第13-14页 |
| ·课题研究的目的和意义 | 第14页 |
| ·本课题的主要工作和内容安排 | 第14-16页 |
| 1 神经网络及其实现技术概述 | 第16-22页 |
| ·神经网络的发展与现状 | 第16-17页 |
| ·神经网络实现技术研究的内容和意义 | 第17-19页 |
| ·神经网络全硬件实现技术概述 | 第19-20页 |
| ·可重构系统的发展 | 第20-22页 |
| ·可重构系统的提出 | 第20-21页 |
| ·FPGA 动态重构展望 | 第21-22页 |
| 2 神经网络的FPGA 实现技术 | 第22-34页 |
| ·FPGA——现场可编程门阵列 | 第22-25页 |
| ·LPM 参数化宏功能模块概述 | 第25-27页 |
| ·神经网络的优势 | 第27-28页 |
| ·网络类型的选择—BP 网络 | 第28-29页 |
| ·选择FPGA 做BP 神经网络硬件实现的原因 | 第29-31页 |
| ·硬件实现神经网络的必要性 | 第29-30页 |
| ·CPU、DSP 及FPGA 做信号处理器的比较 | 第30-31页 |
| ·神经网络的拓扑结构 | 第31页 |
| ·激励函数的选择 | 第31-32页 |
| ·深一层的思考 | 第32-33页 |
| ·本章总结 | 第33-34页 |
| 3 STAM 算法及其FPGA 实现 | 第34-55页 |
| ·FPGA 器件和EDA 工具简介 | 第34-37页 |
| ·可编程逻辑器件 | 第34-35页 |
| ·StratixⅡ系列器件 | 第35-36页 |
| ·EDA 工具 | 第36-37页 |
| ·硬件实现BP 网络的激励函数 | 第37-38页 |
| ·硬件实现非线性函数的一般方法分析 | 第38-39页 |
| ·SBTM 算法 | 第39-42页 |
| ·STAM 算法 | 第42-48页 |
| ·算法描述 | 第42-44页 |
| ·误差分析 | 第44-46页 |
| ·结果与比较 | 第46-48页 |
| ·双曲正切S 型（TAN-S）函数及其导数的STAM 近似 | 第48-52页 |
| ·tan-s 函数及其导数计算小数位数的选取 | 第48-50页 |
| ·tan-s 函数及其导数的STAM 算法 | 第50-52页 |
| ·TAN-S 函数STAM 算法的硬件实现及仿真结果 | 第52-54页 |
| ·硬件实现 | 第52-53页 |
| ·仿真结果 | 第53-54页 |
| ·本章总结 | 第54-55页 |
| 4 基于FPGA 的神经网络实现 | 第55-73页 |
| ·神经元的设计与实现 | 第55-60页 |
| ·反传算法 | 第55-56页 |
| ·神经元的硬件结构 | 第56-58页 |
| ·基于FPGA 的神经元的实现 | 第58-59页 |
| ·神经元的仿真波形 | 第59-60页 |
| ·基于FPGA 的BP 神经网络的可重构设计 | 第60-71页 |
| ·BP 神经网络的前馈阶段设计与实现 | 第60-63页 |
| ·BP 神经网络的前馈阶段仿真结果与分析 | 第63-66页 |
| ·BP 神经网络的反馈阶段设计与实现 | 第66-68页 |
| ·BP 神经网络的反馈阶段仿真结果与分析 | 第68-69页 |
| ·BP 神经网络的更新阶段设计与实现 | 第69-70页 |
| ·BP 神经网络的更新阶段仿真结果与分析 | 第70-71页 |
| ·阶段之间的重构及评价 | 第71-72页 |
| ·本章总结 | 第72-73页 |
| 5 总结与展望 | 第73-75页 |
| ·本文研究工作总结 | 第73页 |
| ·工作展望 | 第73-75页 |
| 参考文献 | 第75-78页 |
| 致谢 | 第78-79页 |
| 个人简历 | 第79页 |
| 发表的学术论文 | 第79页 |