| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-16页 |
| 1 引言 | 第16-25页 |
| ·课题技术背景 | 第16-19页 |
| ·MIMO技术概述 | 第16-17页 |
| ·多载波技术概述 | 第17-18页 |
| ·链路自适应技术概述 | 第18-19页 |
| ·课题研究意义 | 第19页 |
| ·开发工具介绍 | 第19-22页 |
| ·FPGA芯片简介 | 第19-20页 |
| ·ISE10.1工具介绍 | 第20-21页 |
| ·基于 FPGA的设计方法 | 第21页 |
| ·FPGA开发流程 | 第21-22页 |
| ·本文研究内容与结构安排 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 2 V-BLAST MIMO MC-CDMA系统模型 | 第25-35页 |
| ·垂直分层空时码(V-BLAST)概述 | 第25-26页 |
| ·MC-CDMA调制解调基本原理 | 第26-29页 |
| ·V-BLAST MIMO MC-CDMA基带系统模型 | 第29-32页 |
| ·发射机模型 | 第29-30页 |
| ·信道模型 | 第30-31页 |
| ·接收机模型 | 第31-32页 |
| ·V-BLAST MIMO MC-CDMA系统检测算法 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 3 发射机基带处理系统的设计实现 | 第35-66页 |
| ·总体方案设计 | 第35-37页 |
| ·信源建模 | 第37-38页 |
| ·调制解调的实现 | 第38-53页 |
| ·调制解调基本原理 | 第38-41页 |
| ·QPSK调制解调的FPGA实现 | 第41-43页 |
| ·16QAM调制解调的FPGA实现 | 第43-46页 |
| ·64QAM调制解调的FPGA实现 | 第46-53页 |
| ·V-BLAST的编码方案 | 第53-54页 |
| ·MC-CDMA调制解调的硬件实现 | 第54-64页 |
| ·方案设计 | 第54-56页 |
| ·频域扩频的实现 | 第56-58页 |
| ·FFT/IFFT的FPGA实现 | 第58-64页 |
| ·仿真分析与功能验证 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 4 接收机基带处理系统的设计实现 | 第66-85页 |
| ·总体方案设计 | 第66-68页 |
| ·V-BLAST检测的实现 | 第68-74页 |
| ·V-BLAST检测模块 | 第68-69页 |
| ·求伪逆矩阵 G的 FPGA实现 | 第69-74页 |
| ·FIFO模块 | 第74-76页 |
| ·频域合并模块 | 第76-77页 |
| ·排序及并串转换 | 第77-78页 |
| ·信宿模块 | 第78-79页 |
| ·基本运算模块设计 | 第79-82页 |
| ·数的表示 | 第79-80页 |
| ·除法器设计实现 | 第80-81页 |
| ·乘法器设计实现 | 第81-82页 |
| ·仿真分析与功能验证 | 第82-84页 |
| ·本章小结 | 第84-85页 |
| 5 系统设计实现与验证 | 第85-95页 |
| ·系统验证方案 | 第85-87页 |
| ·系统时钟管理单元的FPGA实现 | 第87-89页 |
| ·DCM模块的工作原理 | 第87-88页 |
| ·系统时钟管理单元设计实现 | 第88-89页 |
| ·系统验证结果 | 第89-93页 |
| ·设计要点总结 | 第93-94页 |
| ·本章小结 | 第94-95页 |
| 6 总结与展望 | 第95-97页 |
| ·论文工作总结 | 第95页 |
| ·下一步工作展望 | 第95-97页 |
| 参考文献 | 第97-99页 |
| 作者简历 | 第99-101页 |
| 学位论文数据集 | 第101页 |
