中文摘要 | 第3-5页 |
英文摘要 | 第5-6页 |
1 绪论 | 第10-16页 |
1.1 课题研究背景 | 第10页 |
1.2 课题研究目的和意义 | 第10-11页 |
1.3 高速成像系统及其关键技术发展及现状 | 第11-14页 |
1.3.1 高速成像系统关键技术发展及现状 | 第11-13页 |
1.3.2 光纤通信的发展及现状 | 第13页 |
1.3.3 DDR3 SDRAM高速存储的发展及现状 | 第13页 |
1.3.4 以太网通信的发展及现状 | 第13-14页 |
1.4 本文的研究设计目标与内容安排 | 第14-16页 |
2 系统总体构建方案 | 第16-26页 |
2.1 引言 | 第16页 |
2.2 系统总体方案分析 | 第16-18页 |
2.3 核心控制器件选型 | 第18-20页 |
2.3.1 核心控制器件需求分析 | 第18-19页 |
2.3.2 FPGA选型分析 | 第19-20页 |
2.4 系统模块方案选择 | 第20-24页 |
2.4.1 高速传输方案选择 | 第20-21页 |
2.4.2 通信接口选择 | 第21-23页 |
2.4.3 存储方案选择 | 第23-24页 |
2.5 成像系统总体框架 | 第24-25页 |
2.6 本章小结 | 第25-26页 |
3 系统硬件设计与实现 | 第26-38页 |
3.1 引言 | 第26页 |
3.2 系统后端硬件平台架构 | 第26-27页 |
3.3 系统后端电路设计 | 第27-36页 |
3.3.1 系统电源设计 | 第27-29页 |
3.3.2 时钟设计 | 第29-30页 |
3.3.3 复位电路设计 | 第30-31页 |
3.3.4 FPGA配置电路设计 | 第31-32页 |
3.3.5 DDR3存储电路设计 | 第32-33页 |
3.3.6 SD卡存储电路设计 | 第33-34页 |
3.3.7 SFP+光模块电路设计 | 第34-36页 |
3.4 本章小结 | 第36-38页 |
4 系统逻辑设计与实现 | 第38-72页 |
4.1 引言 | 第38页 |
4.2 基于FPGA的开发设计流程 | 第38-42页 |
4.2.1 Verilog硬件描述语言 | 第38页 |
4.2.2 FPGA开发流程 | 第38-40页 |
4.2.3 Vivado与AXI4协议 | 第40-42页 |
4.3 系统工作流程与逻辑设计架构 | 第42-43页 |
4.3.1 系统工作流程 | 第42页 |
4.3.2 系统逻辑设计架构 | 第42-43页 |
4.4 SFP+光纤通信及其FPGA实现 | 第43-52页 |
4.4.1 光纤传输 | 第43-44页 |
4.4.2 SFP+光模块 | 第44-45页 |
4.4.3 GTX收发器 | 第45-48页 |
4.4.4 数据发送和接收模块设计 | 第48-49页 |
4.4.5 光纤通信测试 | 第49-52页 |
4.5 DDR3 SDRAM存储及其FPGA实现 | 第52-57页 |
4.5.1 DDR3 SDRAM存储器简介 | 第52-53页 |
4.5.2 DDR3 SDRAM数据读写设计 | 第53-55页 |
4.5.3 DDR3 SDRAM工作时序 | 第55-57页 |
4.6 SD存储卡读写及其FPGA实现 | 第57-61页 |
4.6.1 SD存储卡简介 | 第57-58页 |
4.6.2 SPI接口时序 | 第58-59页 |
4.6.3 SD卡数据读写设计 | 第59-60页 |
4.6.4 SD卡工作时序 | 第60-61页 |
4.7 以太网图像传输及其FPGA实现 | 第61-70页 |
4.7.1 网络模型的发展 | 第61-62页 |
4.7.2 UDP工作原理 | 第62-63页 |
4.7.3 以太网帧数据格式 | 第63-64页 |
4.7.4 IP和UDP数据格式 | 第64-65页 |
4.7.5 数据传输模块逻辑设计 | 第65-67页 |
4.7.6 以太网通信性能测试 | 第67-70页 |
4.8 本章小结 | 第70-72页 |
5 系统综合与功能测试 | 第72-78页 |
5.1 系统硬件展示 | 第72-74页 |
5.2 系统交互通信协议规划 | 第74-75页 |
5.3 系统功能测试 | 第75-78页 |
6 总结与展望 | 第78-80页 |
6.1 总结 | 第78页 |
6.2 主要创新点 | 第78-79页 |
6.3 展望 | 第79-80页 |
致谢 | 第80-82页 |
参考文献 | 第82-86页 |
附录 | 第86页 |
A.作者在攻读学位期间发表的论文目录 | 第86页 |
B.作者在攻读学位期间参加的科研项目目录 | 第86页 |