低成本4*25G多通道并行误码仪的设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-12页 |
| 1.1 项目研究背景 | 第8页 |
| 1.2 国内外研究概况及发展趋势 | 第8-10页 |
| 1.3 课题主要研究内容与结构安排 | 第10-12页 |
| 2 基本工作原理 | 第12-24页 |
| 2.1 误码的形成 | 第12页 |
| 2.2 误码率的统计 | 第12页 |
| 2.3 工作原理框图 | 第12-13页 |
| 2.4 伪随机序列 | 第13-14页 |
| 2.5 时钟数据恢复 | 第14-16页 |
| 2.6 系统频率稳定性 | 第16-18页 |
| 2.7 眼图 | 第18-19页 |
| 2.8 MDIO通信协议 | 第19-21页 |
| 2.9 I2C总线协议 | 第21-23页 |
| 2.10 本章小结 | 第23-24页 |
| 3 高速误码测试仪硬件设计与分析 | 第24-48页 |
| 3.1 系统电源设计与分析 | 第24-31页 |
| 3.2 时钟系统设计 | 第31-39页 |
| 3.3 误码系统模块设计 | 第39-42页 |
| 3.4 控制与人机交互模块 | 第42-46页 |
| 3.5 PCB设计 | 第46-47页 |
| 3.6 本章小结 | 第47-48页 |
| 4 高速误码测试仪软件设计 | 第48-56页 |
| 4.1 系统主程序 | 第48-51页 |
| 4.2 时钟模块程序设计 | 第51-53页 |
| 4.3 误码检测程序 | 第53-54页 |
| 4.4 人机交互程序 | 第54-55页 |
| 4.5 本章小结 | 第55-56页 |
| 5 高速误码测试仪测试结果及分析 | 第56-66页 |
| 5.1 高速误码测试仪发射端测试 | 第56-59页 |
| 5.2 高速误码测试仪接收端测试 | 第59-65页 |
| 5.3 本章小结 | 第65-66页 |
| 6 总结与展望 | 第66-68页 |
| 6.1 全文总结 | 第66-67页 |
| 6.2 展望 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
