| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第14-16页 |
| 第一章 绪论 | 第16-19页 |
| 1.1 研究背景与意义 | 第16-17页 |
| 1.2 论文章节安排 | 第17-19页 |
| 第二章 基带数字预失真关键技术分析 | 第19-38页 |
| 2.1 射频功率放大器特性的介绍 | 第19-24页 |
| 2.1.1 射频功率放大器的非线性 | 第19-20页 |
| 2.1.2 射频功率放大器的记忆性 | 第20页 |
| 2.1.3 功放的行为模型 | 第20-24页 |
| 2.2 数字预失真技术介绍 | 第24-33页 |
| 2.2.1 DPD的基本原理 | 第24-25页 |
| 2.2.2 DPD的学习结构 | 第25-29页 |
| 2.2.3 自适应模型辨识算法 | 第29-33页 |
| 2.3 功放性能分析与评价指标 | 第33-37页 |
| 2.3.1 1dB压缩点 | 第33-34页 |
| 2.3.2 AM-AM曲线和AM-PM曲线 | 第34页 |
| 2.3.3 频谱图 | 第34-35页 |
| 2.3.4 评价指标 | 第35-37页 |
| 2.4 小结 | 第37-38页 |
| 第三章 数字预失真仿真与设计 | 第38-53页 |
| 3.1 数字预失真设计目标 | 第38-40页 |
| 3.2 数字预失真实现方法选择 | 第40-41页 |
| 3.3 数字预失真总体方案设计 | 第41-42页 |
| 3.4 数字预失真方案设计 | 第42-52页 |
| 3.4.1 预失真器参数确定 | 第42-45页 |
| 3.4.2 算法选择与参数确定 | 第45-51页 |
| 3.4.3 环路延迟补偿 | 第51-52页 |
| 3.5 小结 | 第52-53页 |
| 第四章 数字预失真的FPGA实现 | 第53-75页 |
| 4.1 SystemGenerator的开发优势及使用方法 | 第53-54页 |
| 4.2 SystemGenerator的数字预失真实现 | 第54-73页 |
| 4.2.1 顶层模块 | 第54-55页 |
| 4.2.2 预失真器模块 | 第55-61页 |
| 4.2.3 上变频/下变频模块 | 第61-64页 |
| 4.2.4 数据缓存模块 | 第64-68页 |
| 4.2.5 预失真训练模块 | 第68-73页 |
| 4.3 资源使用分析 | 第73-74页 |
| 4.4 小结 | 第74-75页 |
| 第五章 功能测试与性能分析 | 第75-93页 |
| 5.1 测试平台 | 第75-76页 |
| 5.2 功能测试 | 第76-84页 |
| 5.2.1 预失真训练模块测试 | 第76-79页 |
| 5.2.2 预失真器模块测试 | 第79-80页 |
| 5.2.3 预失真系统总体测试 | 第80-84页 |
| 5.3 性能测试 | 第84-86页 |
| 5.4 提高噪声时系统性能测试 | 第86-92页 |
| 5.4.1 测试条件 | 第86-87页 |
| 5.4.2 测试结果 | 第87-91页 |
| 5.4.3 测试分析 | 第91-92页 |
| 5.5 小结 | 第92-93页 |
| 第六章 结束语 | 第93-95页 |
| 6.1 全文总结 | 第93页 |
| 6.2 下一步工作建议 | 第93-95页 |
| 致谢 | 第95-96页 |
| 参考文献 | 第96-98页 |
| 攻读硕士学位期间的研究成果 | 第98-99页 |