基于CPLD的超高频感应加热电源的研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 感应加热概述 | 第11-13页 |
| 1.1.1 引言 | 第11页 |
| 1.1.2 研究背景及意义 | 第11-12页 |
| 1.1.3 感应加热技术的特点 | 第12页 |
| 1.1.4 感应加热技术的应用 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-14页 |
| 1.2.1 国外研究现状 | 第13-14页 |
| 1.2.2 国内研究现状 | 第14页 |
| 1.3 感应加热技术的发展趋势 | 第14-15页 |
| 1.4 本文的主要内容 | 第15-17页 |
| 第二章 感应加热的原理及其锁相环技术分析 | 第17-37页 |
| 2.1 感应加热基本原理 | 第17-20页 |
| 2.1.1 感应加热与电磁感应 | 第17-18页 |
| 2.1.2 电磁感应的三个效应 | 第18-20页 |
| 2.1.3 感应加热电源原理框图 | 第20页 |
| 2.2 逆变电路拓朴结构分析 | 第20-30页 |
| 2.2.1 桥式逆变器 | 第21-23页 |
| 2.2.2 谐振电路 | 第23-30页 |
| 2.3 感应加热电源锁相环技术 | 第30-34页 |
| 2.4 软开关技术 | 第34-35页 |
| 2.5 本章小结 | 第35-37页 |
| 第三章 系统主电路设计与分析 | 第37-45页 |
| 3.1 AC/DC电路设计 | 第37-39页 |
| 3.1.1 交流调压电路设计 | 第37-38页 |
| 3.1.2 整流滤波电路设计 | 第38-39页 |
| 3.2 辅助电源设计 | 第39-41页 |
| 3.3 逆变电路设计 | 第41-44页 |
| 3.3.1 硬件电路设计 | 第41-42页 |
| 3.3.2 器件选择 | 第42页 |
| 3.3.3 参数设计 | 第42-43页 |
| 3.3.4 工作状态分析 | 第43-44页 |
| 3.4 本章小结 | 第44-45页 |
| 第四章 基于CPLD的数字锁相环设计 | 第45-72页 |
| 4.1 CPLD技术概述 | 第45-47页 |
| 4.1.1 CPLD简介及选择 | 第45-46页 |
| 4.1.2 开发工具简介 | 第46页 |
| 4.1.3 Verilog HDL简介 | 第46-47页 |
| 4.2 数字锁相环结构 | 第47-49页 |
| 4.3 数字锁相环模块 | 第49-59页 |
| 4.3.1 数字鉴相器 | 第50-51页 |
| 4.3.2 K变模可逆计数器 | 第51-54页 |
| 4.3.3 相位控制器 | 第54-56页 |
| 4.3.4 除M计数器 | 第56-57页 |
| 4.3.5 自动变模控制器 | 第57-59页 |
| 4.4 电流信号处理电路 | 第59-60页 |
| 4.5 他激起动模块 | 第60-62页 |
| 4.6 他激转自激模块 | 第62-63页 |
| 4.7 死区形成模块 | 第63-66页 |
| 4.8 驱动电路 | 第66-68页 |
| 4.9 保护电路 | 第68-69页 |
| 4.10 CPLD系统设计 | 第69-70页 |
| 4.11 本章小结 | 第70-72页 |
| 第五章 系统仿真与实验 | 第72-82页 |
| 5.1 逆变电路仿真 | 第72-73页 |
| 5.2 控制电路仿真 | 第73-77页 |
| 5.2.1 辅助模块仿真 | 第73-75页 |
| 5.2.2 数字锁相环仿真 | 第75-76页 |
| 5.2.3 闭环系统仿真 | 第76-77页 |
| 5.3 实验结果 | 第77-80页 |
| 5.3.1 带死区驱动方波信号 | 第78页 |
| 5.3.2 闭环实验 | 第78-80页 |
| 5.4 本章小结 | 第80-82页 |
| 第六章 总结与展望 | 第82-84页 |
| 6.1 本文总结 | 第82-83页 |
| 6.2 未来展望 | 第83-84页 |
| 致谢 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 附录 | 第88-94页 |
| 附录1 K变模可逆计数器模块部分代码 | 第88-89页 |
| 附录2 相位控制器模块部分代码 | 第89-92页 |
| 附录3 自动变模控器模块部分代码 | 第92-94页 |
