| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 IEEE 1394 发展背景 | 第7页 |
| 1.2 IEEE 1394 主要技术特点 | 第7-8页 |
| 1.3 本文研究意义 | 第8页 |
| 1.4 本文主要工作及内容安排 | 第8-11页 |
| 第二章 IEEE 1394 通信模型及物理层结构组成 | 第11-21页 |
| 2.1 IEEE 1394 通信模型 | 第11-14页 |
| 2.1.1 IEEE 1394 传输模式 | 第11-12页 |
| 2.1.2 IEEE 1394 协议层 | 第12-14页 |
| 2.2 物理层结构组成 | 第14-20页 |
| 2.2.1 仲裁 | 第15页 |
| 2.2.2 PHY 寄存器 | 第15-17页 |
| 2.2.3 PHY 包解码与产生 | 第17-18页 |
| 2.2.4 端口 | 第18页 |
| 2.2.5 节点状态监控 | 第18-19页 |
| 2.2.6 SerDes | 第19页 |
| 2.2.7 时钟产生 | 第19页 |
| 2.2.8 链路接口与物理层内部逻辑的联系 | 第19-20页 |
| 2.3 本章小结 | 第20-21页 |
| 第三章 链路接口的设计 | 第21-55页 |
| 3.1 链路接口概述 | 第21-25页 |
| 3.1.1 功能概述 | 第21页 |
| 3.1.2 接口连接与信号描述 | 第21-25页 |
| 3.2 链路接口设计概述 | 第25-26页 |
| 3.2.1 子模块简介 | 第25页 |
| 3.2.2 时钟信号 | 第25-26页 |
| 3.2.3 复位信号 | 第26页 |
| 3.3 同步模块 | 第26-32页 |
| 3.3.1 功能描述 | 第26-27页 |
| 3.3.2 LReq 同步 | 第27-28页 |
| 3.3.3 Ctl-D 同步 | 第28页 |
| 3.3.4 Beta 发送同步状态机 | 第28-29页 |
| 3.3.5 Alpha 发送状态机 | 第29-30页 |
| 3.3.6 Ctl-D 输出驱动控制 | 第30-31页 |
| 3.3.7 同步有效数据指示 | 第31-32页 |
| 3.4 驱动模块 | 第32-35页 |
| 3.4.1 功能描述 | 第32页 |
| 3.4.2 上电复位等待 | 第32页 |
| 3.4.3 接口复位与禁止 | 第32-33页 |
| 3.4.4 LinkOn 脉冲输出 | 第33-34页 |
| 3.4.5 接口初始化 | 第34-35页 |
| 3.5 控制模块 | 第35-53页 |
| 3.5.1 功能描述 | 第35-36页 |
| 3.5.2 LReq 请求解码 | 第36-42页 |
| 3.5.3 发送进程 | 第42-46页 |
| 3.5.4 接收进程 | 第46-47页 |
| 3.5.5 状态传输进程 | 第47-52页 |
| 3.5.6 CtlOut、DOut 输出选通 | 第52页 |
| 3.5.7 LinkOn 事件指示 | 第52-53页 |
| 3.6 本章小结 | 第53-55页 |
| 第四章 链路接口的功能验证 | 第55-69页 |
| 4.1 验证概述 | 第55-56页 |
| 4.2 验证环境与平台搭建 | 第56-58页 |
| 4.2.1 验证环境 | 第56页 |
| 4.2.2 验证平台搭建 | 第56-58页 |
| 4.3 测试用例与验证结果 | 第58-67页 |
| 4.3.1 定向测试 | 第58-59页 |
| 4.3.2 链路接口功能测试用例 | 第59-67页 |
| 4.4 本章小结 | 第67-69页 |
| 第五章 总结与展望 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |