共址重叠多网跳频通信系统研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 国内外发展状况 | 第10-12页 |
| 1.2 应用场景 | 第12-14页 |
| 1.2.1 场景示意图 | 第12-13页 |
| 1.2.2 无线信道设备基本参数 | 第13-14页 |
| 1.3 本文主要工作 | 第14-16页 |
| 1.3.1 网络同步技术研究 | 第14页 |
| 1.3.2 共址滤波器设计 | 第14-15页 |
| 1.3.3 正交跳频图案设计 | 第15页 |
| 1.3.4 跳频波形设计 | 第15-16页 |
| 1.4 本论文的结构安排 | 第16-18页 |
| 第二章 系统时间同步技术设计 | 第18-29页 |
| 2.1 系统同步精度评估 | 第18-19页 |
| 2.2 同步方案的选择 | 第19-20页 |
| 2.3 外同步方案设计 | 第20-22页 |
| 2.3.1 外同步方案应用场景 | 第20页 |
| 2.3.2 外同步方案在单平台的实现 | 第20-22页 |
| 2.4 主从同步方案 | 第22-28页 |
| 2.4.1 主从同步方案设计 | 第22-27页 |
| 2.4.1.1 使用场景 | 第22-23页 |
| 2.4.1.2 数据同步消息设计 | 第23-25页 |
| 2.4.1.3 时间解算 | 第25-27页 |
| 2.4.2 实验结论 | 第27-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第三章 共址滤波器设计 | 第29-44页 |
| 3.1 共址滤波器设计考虑的因素 | 第29-34页 |
| 3.2 共址滤波器方案选择 | 第34-35页 |
| 3.3 共址滤波器关键指标论证 | 第35-38页 |
| 3.4 共址滤波器实现 | 第38-43页 |
| 3.4.1 接口控制单元设计 | 第38-39页 |
| 3.4.2 段选开关设计 | 第39-40页 |
| 3.4.3 滤波单元设计 | 第40-43页 |
| 3.5 本章小结 | 第43-44页 |
| 第四章 正交跳频序列组实现 | 第44-52页 |
| 4.1 跳频序列设计的要点 | 第44页 |
| 4.2 单个跳频序列产生 | 第44-48页 |
| 4.3 正交跳频序列设计的方法 | 第48-51页 |
| 4.4 本章小结 | 第51-52页 |
| 第五章 调制方式与波形设计 | 第52-61页 |
| 5.1 调制方式选择 | 第52-54页 |
| 5.2 纠错编码选择 | 第54-57页 |
| 5.3 帧结构设计 | 第57-59页 |
| 5.4 本章小结 | 第59-61页 |
| 第六章 系统测试与验证 | 第61-66页 |
| 6.1 模拟系统与实际使用场景的差异与修正 | 第61-64页 |
| 6.1.1 仿真系统搭建 | 第61-62页 |
| 6.1.2 实验用跳频频率集与时间定义 | 第62页 |
| 6.1.3 场景差异与修正 | 第62-64页 |
| 6.2 实验方法与实验结果 | 第64页 |
| 6.3 本章小结 | 第64-66页 |
| 第七章 结论 | 第66-68页 |
| 7.1 本文的主要贡献 | 第66页 |
| 7.2 下一步工作的展望 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-72页 |
