| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 研究背景及意义 | 第9页 |
| 1.2 国内外的研究现状 | 第9-11页 |
| 1.2.1 浮点加法器的发展历程 | 第10页 |
| 1.2.2 LOP算法的研究过程 | 第10-11页 |
| 1.3 论文研究内容 | 第11-12页 |
| 1.4 论文主要贡献 | 第12-13页 |
| 第二章 浮点运算的流程 | 第13-17页 |
| 2.1 浮点运算中数据的表示 | 第13-14页 |
| 2.1.1 浮点数据格式 | 第13-14页 |
| 2.1.2 浮点数的表示方法 | 第14页 |
| 2.2 浮点运算的一般流程 | 第14-15页 |
| 2.3 浮点乘加融合的系统结构 | 第15-16页 |
| 2.4 本章小结 | 第16-17页 |
| 第三章 前导1预测算法(LOP)中预编码算法的研究 | 第17-33页 |
| 3.1 前导1预测算法的结构 | 第17-18页 |
| 3.2 三操作数LOP算法预编码的设计与实现 | 第18-30页 |
| 3.2.1 三操作数的预编码规则 | 第18-26页 |
| 3.2.2 预编码规则的硬件实现方案 | 第26-30页 |
| 3.3 仿真验证 | 第30-31页 |
| 3.4 本章小节 | 第31-33页 |
| 第四章 前导1位置判定(LOD)算法的研究 | 第33-43页 |
| 4.1 前导1位置的判定 | 第33页 |
| 4.2 编码树电路的逻辑规则 | 第33-40页 |
| 4.3 仿真验证 | 第40-42页 |
| 4.4 本章小节 | 第42-43页 |
| 第五章 前导1预判纠错编码树的设计 | 第43-61页 |
| 5.1 纠错编码树的编码规则 | 第43-47页 |
| 5.2 纠错编码树的硬件实现方案 | 第47-52页 |
| 5.3 纠错电路的仿真验证 | 第52-55页 |
| 5.4 纠错判断归并模块 | 第55-59页 |
| 5.4.1 纠错模块的归并逻辑 | 第55-57页 |
| 5.4.2 纠错模块归并结果的仿真验证 | 第57-59页 |
| 5.5 本章小节 | 第59-61页 |
| 第六章 总结与展望 | 第61-63页 |
| 6.1 总结 | 第61页 |
| 6.2 展望 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 攻读学位期间所取得的相关科研成果 | 第65-67页 |
| 致谢 | 第67-68页 |