| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 课题的研究背景以及选题依据 | 第11页 |
| 1.2 国内外研究现状及动态 | 第11-13页 |
| 1.2.1 高速ADC的发展现状 | 第11-12页 |
| 1.2.2 宽带中频仪器发展现状 | 第12-13页 |
| 1.2.3 国内外高速数据采集模块的研究现状 | 第13页 |
| 1.3 高性能宽带中频信号处理平台的研究内容 | 第13-14页 |
| 1.4 论文的结构安排和创新点 | 第14-16页 |
| 第二章 中频信号处理的基本理论研究 | 第16-29页 |
| 2.1 中频信号调理电路及其性能指标 | 第16-18页 |
| 2.1.1 调理电路的非线性 | 第16-17页 |
| 2.1.2 调理电路的噪声分析 | 第17-18页 |
| 2.2 高速采样技术 | 第18-22页 |
| 2.2.1 采样定理[17] | 第18-19页 |
| 2.2.2 模数转换器的性能指标 | 第19页 |
| 2.2.3 采样频率规划 | 第19-22页 |
| 2.3 低抖动采样时钟生成 | 第22-28页 |
| 2.3.1 时钟性能指标 | 第23-25页 |
| 2.3.2 时钟抖动对采样的影响[31] | 第25-27页 |
| 2.3.3 锁相环电路的相位噪声分析 | 第27-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第三章 中频信号处理的动态范围与杂散抑制 | 第29-39页 |
| 3.1 中频信号处理平台的动态范围概述 | 第29-30页 |
| 3.2 多级信号调理电路的动态范围分析 | 第30-33页 |
| 3.2.1 系统的级联IP3 | 第31页 |
| 3.2.2 系统的级联噪声系数 | 第31-33页 |
| 3.3 高速ADC的杂散成分分析与抑制 | 第33-36页 |
| 3.4 基于超高速ADC的高无杂散动态范围中频信号采集模块设计 | 第36-38页 |
| 3.5 本章小结 | 第38-39页 |
| 第四章 高性能中频信号处理平台的实现 | 第39-49页 |
| 4.1 高性能中频信号处理平台的总体设计 | 第39-42页 |
| 4.1.1 高速ADC的选型 | 第39-40页 |
| 4.1.2 可适应多种中频信号输入的结构 | 第40-41页 |
| 4.1.3 数字信号处理芯片的选型 | 第41-42页 |
| 4.2 中频信号调理电路的实现 | 第42-44页 |
| 4.3 高速ADC的抗混叠滤波器设计 | 第44-46页 |
| 4.3.1 窄带应用的谐振匹配[41] | 第44-46页 |
| 4.3.2 宽带应用的并联匹配 | 第46页 |
| 4.4 高性能采样时钟的实现 | 第46-48页 |
| 4.5 本章小结 | 第48-49页 |
| 第五章 系统性能测试与结果分析 | 第49-59页 |
| 5.1 系统测试方案 | 第49-53页 |
| 5.1.1 测试平台 | 第49-50页 |
| 5.1.2 采样数据分析方法 | 第50-53页 |
| 5.1.3 测试的内容 | 第53页 |
| 5.2 采样时钟性能测试 | 第53-55页 |
| 5.2.1 采样时钟性能测试方法概述 | 第53-54页 |
| 5.2.2 采样时钟性能测试结果分析 | 第54-55页 |
| 5.3 系统性能测试结果 | 第55-58页 |
| 5.3.1 单音测试结果 | 第55-56页 |
| 5.3.2 单音扫频测试结果 | 第56-58页 |
| 5.4 本章小结 | 第58-59页 |
| 结束语 | 第59-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 作者在学期间取得的学术成果 | 第65页 |