| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景及意义 | 第15-16页 |
| 1.2 研究现状和发展趋势 | 第16-17页 |
| 1.3 论文内容及安排 | 第17-19页 |
| 第二章 MIMO雷达基本原理及其信号模型 | 第19-25页 |
| 2.1 基本原理 | 第19-20页 |
| 2.2 信号模型 | 第20-23页 |
| 2.2.1 MIMO雷达信号模型 | 第20-22页 |
| 2.2.2 MIMO雷达发射能量分布图 | 第22-23页 |
| 2.3 本章小节 | 第23-25页 |
| 第三章 MIMO雷达信号处理方法 | 第25-53页 |
| 3.1 数字波束形成（DBF） | 第25-30页 |
| 3.1.1 数字波束形成的基本原理 | 第25-29页 |
| 3.1.2 DBF对信噪比的改善 | 第29-30页 |
| 3.2 脉冲压缩 | 第30-38页 |
| 3.2.1 匹配滤波的基本原理 | 第30-32页 |
| 3.2.2 脉冲压缩的实现方法 | 第32-34页 |
| 3.2.3 仿真实例 | 第34-38页 |
| 3.3 MIMO雷达信号处理方法 | 第38-46页 |
| 3.3.1 先匹配滤波处理后波束形成处理 | 第38-40页 |
| 3.3.2 先接收波束形成处理后匹配滤波处理 | 第40-43页 |
| 3.3.3 MIMO雷达不同的信号处理方法运算量的比较 | 第43页 |
| 3.3.4 仿真实例 | 第43-46页 |
| 3.4 通道校正 | 第46-51页 |
| 3.4.1 通道误差分析 | 第46-47页 |
| 3.4.2 接收通道校正 | 第47-48页 |
| 3.4.3 发射通道校正 | 第48-49页 |
| 3.4.4 校正验证 | 第49-51页 |
| 3.5 本章小结 | 第51-53页 |
| 第四章 MIMO雷达关键技术的FPGA实现 | 第53-75页 |
| 4.1 硬件平台概况 | 第53-56页 |
| 4.1.1 总体结构 | 第53-54页 |
| 4.1.2 DBF板介绍 | 第54-55页 |
| 4.1.3 信号处理板介绍 | 第55-56页 |
| 4.2 功能概述 | 第56-58页 |
| 4.2.1 DBF板上完成的功能 | 第56页 |
| 4.2.2 信号处理板上完成的功能 | 第56-58页 |
| 4.3 DBF板上FPGA完成的功能实现 | 第58-65页 |
| 4.3.1 模式解析模块 | 第58页 |
| 4.3.2 FIFO读写缓存模块 | 第58-60页 |
| 4.3.3 DBF权系数更新模块 | 第60页 |
| 4.3.4 DBF处理模块 | 第60-64页 |
| 4.3.5 链路口收发模块 | 第64-65页 |
| 4.4 信号处理板上FPGA完成的功能实现 | 第65-74页 |
| 4.4.1 脉冲综合处理模块 | 第65-72页 |
| 4.4.2 FPGA中数据收发功能模块 | 第72-74页 |
| 4.5 本章小结 | 第74-75页 |
| 第五章 总结 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 致谢 | 第79-81页 |
| 作者简介 | 第81-82页 |