摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 绪论 | 第16-21页 |
1.1 研究背景 | 第16-19页 |
1.2 国内外研究现状 | 第19-20页 |
1.3 本文研究内容及结构安排 | 第20-21页 |
第二章 Massive MIMO理论基础 | 第21-33页 |
2.1 MIMO系统 | 第21-22页 |
2.1.1 MIMO系统模型 | 第21页 |
2.1.2 MIMO信道容量 | 第21-22页 |
2.2 Massive MIMO系统 | 第22-32页 |
2.2.1 点对点Massive MIMO系统 | 第22-26页 |
2.2.2 多用户Massive MIMO系统 | 第26-28页 |
2.2.3 多小区Massive MIMO系统 | 第28-32页 |
2.3 本章小结 | 第32-33页 |
第三章 Massive MIMO系统中的预编码技术及压缩感知基础 | 第33-55页 |
3.1 预编码算法 | 第33-42页 |
3.1.1 MF预编码 | 第34-35页 |
3.1.2 ZF预编码 | 第35页 |
3.1.3 MMSE预编码 | 第35页 |
3.1.4 算法仿真及分析 | 第35-42页 |
3.2 压缩感知基础 | 第42-54页 |
3.2.1 压缩感知基本原理 | 第42-44页 |
3.2.2 信号重建主要算法 | 第44-54页 |
3.3 本章小结 | 第54-55页 |
第四章 基于C-RAN架构的Massive MIMO预编码技术 | 第55-78页 |
4.1 C-RAN系统架构 | 第55-56页 |
4.2 系统模型建立 | 第56-57页 |
4.3 C-RAN架构中的预编码技术 | 第57-61页 |
4.3.1 全集中式预编码 | 第57-59页 |
4.3.2 部分集中式预编码 | 第59-61页 |
4.4 改进的基于压缩感知的预编码技术 | 第61-71页 |
4.4.1 信道模型及稀疏表示 | 第61-69页 |
4.4.2 改进的预编码算法 | 第69-71页 |
4.5 算法仿真及性能对比 | 第71-77页 |
4.6 本章小结 | 第77-78页 |
第五章 基于压缩感知的预编码技术关键模块的FPGA实现 | 第78-95页 |
5.1 预编码实现算法设计 | 第78-82页 |
5.1.1 预编码模块设计目标 | 第78-79页 |
5.1.2 算法分析及实现流程设计 | 第79-80页 |
5.1.3 算法仿真及性能分析 | 第80-82页 |
5.2 预编码模块FPGA实现方案 | 第82-89页 |
5.2.1 顶层结构与模块化方案设计 | 第82-84页 |
5.2.2 关键模块电路设计 | 第84-89页 |
5.3 预编码模块测试与验证 | 第89-94页 |
5.3.1 预编码电路验证平台 | 第89-90页 |
5.3.2 功能仿真及资源时钟报告 | 第90-93页 |
5.3.3 板级测试及分析 | 第93-94页 |
5.4 本章小结 | 第94-95页 |
第六章 总结与展望 | 第95-97页 |
6.1 工作总结 | 第95-96页 |
6.2 研究展望 | 第96-97页 |
致谢 | 第97-98页 |
参考文献 | 第98-101页 |
个人简历及攻读硕士学位期间的研究成果 | 第101-102页 |