| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 图片目录 | 第9-11页 |
| 表格目录 | 第11-12页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 课题意义及来源 | 第12-13页 |
| 1.2 DSP 处理器的发展 | 第13-14页 |
| 1.3 DSP 片上存储部件的发展现状 | 第14-15页 |
| 1.3.1 DSP 总线结构的发展现状 | 第14页 |
| 1.3.2 片上存储器的发展现状 | 第14-15页 |
| 1.4 本论文的主要工作 | 第15-16页 |
| 1.5 论文的组织结构 | 第16-18页 |
| 第二章 片内存储系统总体设计 | 第18-32页 |
| 2.1 目标DSP 简介 | 第18-27页 |
| 2.1.1 简介 | 第18-20页 |
| 2.1.2 总线结构 | 第20-21页 |
| 2.1.3 中央处理器（CPU） | 第21-23页 |
| 2.1.4 流水线结构 | 第23-24页 |
| 2.1.5 内部存储器组织 | 第24-27页 |
| 2.2 总体设计 | 第27-31页 |
| 2.2.1 设计目标 | 第27页 |
| 2.2.2 超哈佛结构简介 | 第27-28页 |
| 2.2.3 超哈佛结构硬件实现的考虑 | 第28页 |
| 2.2.4 片内存储部件的总体结构 | 第28-30页 |
| 2.2.5 超哈佛结构的工作实例 | 第30-31页 |
| 2.3 本章小结 | 第31-32页 |
| 第三章 存储器总线接口设计 | 第32-44页 |
| 3.1 总线接口设计思路 | 第32-34页 |
| 3.1.1 设计目标 | 第32页 |
| 3.1.2 功能分析 | 第32-33页 |
| 3.1.3 总线接口总体设计 | 第33-34页 |
| 3.2 总线译码器设计 | 第34-37页 |
| 3.2.1 片内器件地址分配 | 第34-35页 |
| 3.2.2 总线译码器的电路实现 | 第35-37页 |
| 3.3 总线仲裁器设计 | 第37-40页 |
| 3.3.1 仲裁算法设计 | 第37-38页 |
| 3.3.2 总线操作优先级定义 | 第38页 |
| 3.3.3 仲裁器硬件实现 | 第38-40页 |
| 3.4 冲突检测器设计 | 第40-43页 |
| 3.4.1 P、L 及DMA 读冲突检测设计 | 第40-42页 |
| 3.4.2 W、H 及DMA 写冲突检测设计及优化 | 第42-43页 |
| 3.5 本章小结 | 第43-44页 |
| 第四章 双存取随机存储器（DARAM）设计 | 第44-71页 |
| 4.1 双存取随机存储器设计思路 | 第44-47页 |
| 4.1.1 设计目标 | 第44页 |
| 4.1.2 存储器类型选择 | 第44-46页 |
| 4.1.3 双存取随机存储器总体设计 | 第46-47页 |
| 4.2 译码器设计 | 第47-54页 |
| 4.2.1 译码器设计的考虑 | 第47-48页 |
| 4.2.2 基于字线的存储器布局优化方法 | 第48-49页 |
| 4.2.3 基于位线的存储器布局优化方法 | 第49-50页 |
| 4.2.4 整体布局优化设计 | 第50-51页 |
| 4.2.5 译码电路设计 | 第51-54页 |
| 4.3 灵敏放大器设计 | 第54-61页 |
| 4.3.1 灵敏放大器介绍 | 第54页 |
| 4.3.2 灵敏放大器分类 | 第54-58页 |
| 4.3.3 新的灵敏放大器设计 | 第58-60页 |
| 4.3.4 电路仿真分析 | 第60-61页 |
| 4.4 读写端口电路设计 | 第61-62页 |
| 4.5 基于时序的控制电路设计 | 第62-69页 |
| 4.5.1 工作时序划分 | 第62-64页 |
| 4.5.2 地址译码使能信号产生电路设计 | 第64-66页 |
| 4.5.3 灵敏放大器使能信号产生电路 | 第66-67页 |
| 4.5.4 控制电路仿真分析 | 第67-69页 |
| 4.6 整体电路仿真分析 | 第69-70页 |
| 4.7 本章小结 | 第70-71页 |
| 第五章 功能仿真和性能分析 | 第71-82页 |
| 5.1 仿真工具介绍 | 第71-72页 |
| 5.1.1 VCS | 第71页 |
| 5.1.2 NanoSim | 第71-72页 |
| 5.2 仿真平台搭建 | 第72-75页 |
| 5.2.1 NanoSim-VCS 混合仿真平台 | 第72-73页 |
| 5.2.2 仿真平台设置 | 第73-75页 |
| 5.3 存储部件综合验证测试 | 第75-80页 |
| 5.3.1 超哈佛结构总线功能验证 | 第75-76页 |
| 5.3.2 总线冲突验证 | 第76-78页 |
| 5.3.3 FFT 程序测试 | 第78-80页 |
| 5.4 仿真结果分析 | 第80-81页 |
| 5.5 本章小结 | 第81-82页 |
| 第六章 结论 | 第82-83页 |
| 参考文献 | 第83-85页 |
| 致谢 | 第85-86页 |
| 攻读硕士学位期间已发表或录用的论文 | 第86-88页 |