| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第7-10页 |
| 1.1 本文研究背景和意义 | 第7页 |
| 1.2 国内外研究概况 | 第7-9页 |
| 1.3 本文主要内容与章节结构 | 第9-10页 |
| 2 新型数字接收机总体设计 | 第10-19页 |
| 2.1 数字接收机概述 | 第10-11页 |
| 2.2 模拟接收前端简介 | 第11-13页 |
| 2.3 采集处理单元总体设计 | 第13-19页 |
| 3 高速采集处理单元硬件设计 | 第19-52页 |
| 3.1 AD 采集电路设计 | 第19-24页 |
| 3.2 FPGA 电路设计 | 第24-32页 |
| 3.3 DSP 电路设计 | 第32-37页 |
| 3.4 高速互联设计 | 第37-46页 |
| 3.5 DDR2 存储器设计 | 第46-52页 |
| 4 PCB LAYOUT 设计及相应调试分析 | 第52-67页 |
| 4.1 PCB LAYOUT 设计 | 第52-60页 |
| 4.2 硬件调试及分析 | 第60-67页 |
| 5 总结与展望 | 第67-69页 |
| 5.1 全文总结 | 第67页 |
| 5.2 未来展望 | 第67-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-72页 |