| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第1章 绪论 | 第12-20页 |
| 1.1 核与粒子物理实验信号及电子学特点 | 第12-13页 |
| 1.2 波形数字化读出方法介绍 | 第13-15页 |
| 1.3 波形数字化方法在核物理实验中的应用举例 | 第15-18页 |
| 1.3.1 中国散裂中子源-白光中子源 | 第15-16页 |
| 1.3.2 暗物质直接探测实验 | 第16-17页 |
| 1.3.3 MAGIC实验 | 第17-18页 |
| 1.4 本论文研究意义、内容和结构安排 | 第18-20页 |
| 第2章 波形数字化数据读出接口发展现状 | 第20-34页 |
| 2.1 模数变换原理与高速ADC分类 | 第20-26页 |
| 2.1.1 模数变换原理 | 第20-22页 |
| 2.1.2 高速ADC分类 | 第22-26页 |
| 2.2 波形数字化数据读出接口发展 | 第26-31页 |
| 2.2.1 CMOS驱动器 | 第26-27页 |
| 2.2.2 LVDS驱动器 | 第27-29页 |
| 2.2.3 CML驱动器-JESD204接口 | 第29-30页 |
| 2.2.4 不同驱动器特点总结比较 | 第30-31页 |
| 2.3 JESD204B接口与波形数字化数据读出 | 第31-32页 |
| 2.4 本章小结 | 第32-34页 |
| 第3章 基于JESD204B的波形数字化数据读出技术研究 | 第34-50页 |
| 3.1 JESD204B接口技术简介 | 第34-35页 |
| 3.2 JESD204B链路参数研究 | 第35-37页 |
| 3.3 JESD204B分层协议研究 | 第37-45页 |
| 3.3.1 物理层 | 第37-38页 |
| 3.3.2 数据链路层 | 第38-44页 |
| 3.3.3 传输层 | 第44页 |
| 3.3.4 应用层 | 第44-45页 |
| 3.4 JESD204B时钟设计要点 | 第45-48页 |
| 3.4.1 JESD204B时钟要求 | 第45-47页 |
| 3.4.2 采样时钟性能要求 | 第47-48页 |
| 3.5 关键设计要点总结 | 第48-49页 |
| 3.6 本章小结 | 第49-50页 |
| 第4章 基于JESD204B的波形数字化模块原型电路设计 | 第50-74页 |
| 4.1 ADC选型和设计 | 第51-53页 |
| 4.2 模拟输入设计 | 第53-55页 |
| 4.3 时钟模块设计 | 第55-56页 |
| 4.4 电源模块设计 | 第56-58页 |
| 4.4.1 ADC和PLL电源设计 | 第56-57页 |
| 4.4.2 FPGA和DDR3电源设计 | 第57-58页 |
| 4.5 采用的其他传输技术简介 | 第58-62页 |
| 4.5.1 USB2.0接口技术 | 第58-60页 |
| 4.5.2 PXIe接口技术 | 第60-62页 |
| 4.6 FPGA选型及逻辑设计 | 第62-73页 |
| 4.6.1 FPGA选型 | 第62-63页 |
| 4.6.2 逻辑设计 | 第63-73页 |
| 4.7 本章小结 | 第73-74页 |
| 第5章 测试与验证 | 第74-96页 |
| 5.1 测试内容 | 第74-77页 |
| 5.1.1 JESD204B时钟测试与链路功能验证测试 | 第74页 |
| 5.1.2 ADC性能参数 | 第74-77页 |
| 5.2 测试方法与测试结果 | 第77-93页 |
| 5.2.1 JESD204B时钟及性能测试 | 第77-78页 |
| 5.2.2 JESD204B链路测试 | 第78-81页 |
| 5.2.3 ADC性能测试 | 第81-93页 |
| 5.2.4 模拟信号采集测试 | 第93页 |
| 5.3 本章小结 | 第93-96页 |
| 第6章 总结与展望 | 第96-98页 |
| 6.1 总结 | 第96-97页 |
| 6.2 展望 | 第97-98页 |
| 参考文献 | 第98-102页 |
| 附录1 ADI_FDM硬件照片 | 第102-103页 |
| 附录2 800MSps采样率测试数据和频谱 | 第103-106页 |
| 致谢 | 第106-108页 |
| 在读期间发表的学术论文与取得的研究成果 | 第108页 |
