首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--电子数字计算机(不连续作用电子计算机)论文--运算器和控制器(CPU)论文

一种兼容MIPS32指令集的32位软核处理器设计

摘要第5-6页
Abstract第6页
第一章 绪论第10-14页
    1.1 研究背景第10页
    1.2 国内外研究现状第10-11页
    1.3 论文研究内容及意义第11-12页
    1.4 论文组织结构第12-14页
第二章 处理器与MIPS指令集架构第14-22页
    2.1 处理器简介第14-16页
        2.1.1 计算机的简单模型第14页
        2.1.2 软核处理器第14-16页
    2.2 指令集架构与MIPS第16-17页
        2.2.1 架构与指令集第16-17页
        2.2.2 MIPS指令集架构的演变第17页
    2.3 MIPS32指令集架构简介第17-20页
        2.3.1 数据类型第17页
        2.3.2 寄存器第17-18页
        2.3.3 指令格式第18页
        2.3.4 指令集第18-19页
        2.3.5 寻址方式和字节次序第19页
        2.3.6 协处理器第19-20页
        2.3.7 异常第20页
    2.4 本章小结第20-22页
第三章 处理器的流水线设计与验证第22-40页
    3.1 流水线结构第22-23页
    3.2 流水线模块实现细节第23-31页
        3.2.1 取指阶段第24-25页
        3.2.2 译码阶段第25-28页
        3.2.3 执行阶段第28-29页
        3.2.4 访存阶段第29-30页
        3.2.5 回写阶段第30页
        3.2.6 顶层模块的实现第30-31页
    3.3 流水线功能的验证第31-36页
        3.3.1 指令存储器ROM的设计实现第31-33页
        3.3.2 最小SOPC系统的设计第33页
        3.3.3 测试程序的编写第33-34页
        3.3.4 使用ModelSim测试五级流水的实现效果第34-36页
    3.4 流水线的数据相关问题及其处理方法第36-39页
        3.4.1 流水线的数据相关问题第36-38页
        3.4.2 数据相关问题的处理方案第38-39页
    3.5 本章小结第39-40页
第四章 MIPS32指令集的具体实现与验证第40-76页
    4.1 MIPS32指令集中部分指令的说明第40-47页
        4.1.1 逻辑、移位操作和空指令的说明第40-42页
        4.1.2 移动操作指令的说明第42-43页
        4.1.3 算术操作指令的说明第43-45页
        4.1.4 转移指令的说明第45-46页
        4.1.5 加载存储指令的说明第46页
        4.1.6 协处理器CP0的介绍第46-47页
    4.2 MIPS32指令集中部分指令的实现第47-58页
        4.2.1 逻辑、移位操作和空指令的实现第47-49页
        4.2.2 移动操作指令的实现第49-50页
        4.2.3 算术操作指令的实现第50-54页
        4.2.4 转移指令的具体实现第54-55页
        4.2.5 加载存储指令的实现第55-57页
        4.2.6 协处理器CP0的具体实现第57-58页
    4.3 部分指令的仿真与测试第58-68页
        4.3.1 逻辑、移位操作和空指令的仿真与测试第58-59页
        4.3.2 移动操作指令的仿真与测试第59-60页
        4.3.3 算术操作指令的仿真与测试第60-63页
        4.3.4 转移指令的仿真测试第63-65页
        4.3.5 加载存储指令的仿真测试第65-67页
        4.3.6 协处理器CP0的仿真测试第67-68页
    4.4 异常相关处理机制第68-74页
        4.4.1 异常相关情况介绍第68-69页
        4.4.2 异常处理的具体实现第69-70页
        4.4.3 异常处理的仿真测试第70-74页
    4.5 本章小结第74-76页
第五章 最小SOPC的硬件实现第76-80页
    5.1 在硬件上实现处理器的思路第76-77页
    5.2 最小SOPC的结构改进第77-78页
        5.2.1 Wishbone总线介绍第77页
        5.2.2 最小SOPC的Wishbone封装第77-78页
    5.3 硬件平台第78-79页
    5.4 本章小结第79-80页
第六章 总结与展望第80-82页
    6.1 总结第80页
    6.2 展望第80-82页
致谢第82-84页
参考文献第84-86页
作者简介第86页

论文共86页,点击 下载论文
上一篇:江苏移动TD-LTE(4G)网络下行速率优化
下一篇:单兵作战通信系统平台研究