基于混合架构的视频压缩及可靠传输系统的设计及实现
摘要 | 第5-7页 |
ABSTRACT | 第7-8页 |
符号对照表 | 第12-13页 |
缩略语对照表 | 第13-17页 |
第一章 绪论 | 第17-21页 |
1.1 引言 | 第17页 |
1.2 课题研究的主要背景 | 第17-19页 |
1.2.1 压缩的必要性 | 第17-18页 |
1.2.2 视频压缩标准的发展及现状 | 第18-19页 |
1.2.3 硬件的发展 | 第19页 |
1.3 本文主要工作及章节安排 | 第19-21页 |
第二章 视频压缩算法 | 第21-29页 |
2.1 视频压缩编码基础 | 第21-22页 |
2.1.1 视频进行压缩的可能性 | 第21页 |
2.1.2 视频压缩的基本技术 | 第21-22页 |
2.2 H.264编码算法 | 第22-28页 |
2.2.1 H.264编解码器结构 | 第23-24页 |
2.2.2 H.264关键技术 | 第24-28页 |
2.3 本章小结 | 第28-29页 |
第三章 FPGA+DSP混合架构 | 第29-43页 |
3.1 FPGA处理特点 | 第29-35页 |
3.1.1 FPGA开发特点及流程 | 第29-32页 |
3.1.2 FPGA芯片选型 | 第32-35页 |
3.2 DSP处理的特点 | 第35-39页 |
3.2.1 DSP处理器的主要结构特点 | 第35-37页 |
3.2.2 DSP器件的选取 | 第37-39页 |
3.3 FPGA+DSP的混合架构选择 | 第39-42页 |
3.4 本章小结 | 第42-43页 |
第四章 视频压缩传输系统的方案设计及实现 | 第43-73页 |
4.1 图像压缩前处理 | 第43-55页 |
4.1.1 待处理视频帧行格式 | 第43-44页 |
4.1.2 针对视频中亮度色度信号的前处理 | 第44-47页 |
4.1.3 视频图像缓存机制 | 第47-55页 |
4.2 FPGA与DSP的协同处理 | 第55-59页 |
4.2.1 启动问题 | 第55-56页 |
4.2.2 视频传输 | 第56-58页 |
4.2.3 码流传输及其他信息交互 | 第58-59页 |
4.3 码流可靠传输控制 | 第59-61页 |
4.4 视频解码及显示方案 | 第61-63页 |
4.5 方案确定及实现 | 第63-72页 |
4.5.1 编码方案 | 第63-67页 |
4.5.2 解码方案 | 第67-72页 |
4.5.3 硬件平台 | 第72页 |
4.6 本章小结 | 第72-73页 |
第五章 结束语 | 第73-75页 |
参考文献 | 第75-77页 |
致谢 | 第77-79页 |
作者简介 | 第79-80页 |