基于FPGA的胎儿心电盲源分离系统研究
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-12页 |
| ·课题的研究背景和意义 | 第9-11页 |
| ·主要研究内容 | 第11页 |
| ·论文的组织结构 | 第11-12页 |
| 第二章 相关理论基础知识 | 第12-19页 |
| ·胎儿心电信号基础知识 | 第12-14页 |
| ·胎儿心电图的基本特征 | 第12-13页 |
| ·胎儿心电信号的噪声分析 | 第13-14页 |
| ·胎儿心电信号的频谱特点 | 第14页 |
| ·盲分离数学模型及其原理 | 第14-15页 |
| ·独立分量分析基本原理 | 第15页 |
| ·快速独立分量算法 | 第15-18页 |
| ·观测信号预处理 | 第16-17页 |
| ·FastICA 算法原理 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 基于FPGA 的SOPC 系统设计方法 | 第19-29页 |
| ·IP 核处理器的选择 | 第19-21页 |
| ·Nios Ⅱ 软核SOPC 系统及组件 | 第21-26页 |
| ·Nios Ⅱ 处理器特性 | 第22页 |
| ·Nios Ⅱ 处理器结构 | 第22-23页 |
| ·Avalon 总线 | 第23-24页 |
| ·Nios Ⅱ 系统的外设 | 第24-26页 |
| ·基于Nios Ⅱ 的SOPC 系统开发流程 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 第四章 胎儿心电盲源分离硬件平台 | 第29-43页 |
| ·胎儿心电信号采集 | 第30-39页 |
| ·防颤与限流 | 第31页 |
| ·前置放大电路 | 第31-34页 |
| ·带通滤波电路设计 | 第34-35页 |
| ·50Hz 工频陷波器 | 第35-37页 |
| ·主放大电路 | 第37-38页 |
| ·A/D 转换 | 第38-39页 |
| ·DE0 开发平台 | 第39-42页 |
| ·本章小结 | 第42-43页 |
| 第五章 胎儿心电盲源分离SOPC 系统设计 | 第43-65页 |
| ·心电分离系统的SOPC 硬件设计 | 第43-52页 |
| ·Nios Ⅱ 处理器软核的添加 | 第44-45页 |
| ·定时器内核 | 第45-46页 |
| ·UART 内核 | 第46-47页 |
| ·SPI 内核 | 第47-48页 |
| ·SDRAM 控制器和CFI 控制器内核 | 第48-49页 |
| ·并行IO 内核 | 第49-51页 |
| ·SOPC 系统的生成 | 第51-52页 |
| ·心电分离系统的SOPC 软件设计 | 第52-61页 |
| ·软件设计流程图 | 第52-53页 |
| ·心电采集软件设计 | 第53-58页 |
| ·胎儿心电盲源分离软件设计 | 第58-60页 |
| ·UART 数据传输软件设计 | 第60-61页 |
| ·胎儿心电盲源分离系统验证和分析 | 第61-64页 |
| ·本章小结 | 第64-65页 |
| 结论 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 攻读硕士学位期间取得的研究成果 | 第69-70页 |
| 致谢 | 第70-71页 |
| 附件 | 第71页 |
