可重构雷达信号处理系统的设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-11页 |
| 1.1 课题背景与意义 | 第8-9页 |
| 1.2 研究现状及发展 | 第9-10页 |
| 1.3 论文的内容及安排 | 第10-11页 |
| 2 雷达信号处理原理 | 第11-25页 |
| 2.1 雷达信号 | 第11-13页 |
| 2.1.1 回波信号 | 第11-12页 |
| 2.1.2 线性调频信号 | 第12-13页 |
| 2.2 数字下变频 | 第13-16页 |
| 2.2.1 基本原理 | 第13-15页 |
| 2.2.2 实现方法 | 第15-16页 |
| 2.3 脉冲压缩 | 第16-19页 |
| 2.3.1 基本原理 | 第16-17页 |
| 2.3.2 实现方法 | 第17-18页 |
| 2.3.3 旁瓣抑制 | 第18-19页 |
| 2.4 动目标显示与检测 | 第19-22页 |
| 2.4.1 基本原理 | 第19页 |
| 2.4.2 实现方法 | 第19-22页 |
| 2.5 恒虚警检测 | 第22-25页 |
| 2.5.1 基本原理 | 第22页 |
| 2.5.2 实现方法 | 第22-25页 |
| 3 雷达信号处理模型化设计 | 第25-46页 |
| 3.1 输入模块 | 第26-30页 |
| 3.1.1 模块设计 | 第26-29页 |
| 3.1.2 仿真与分析 | 第29-30页 |
| 3.2 DDC模块 | 第30-31页 |
| 3.2.1 模块设计 | 第30页 |
| 3.2.2 仿真与分析 | 第30-31页 |
| 3.3 PC模块 | 第31-37页 |
| 3.3.1 模块设计 | 第31-34页 |
| 3.3.2 仿真与分析 | 第34-37页 |
| 3.4 MTI模块 | 第37-39页 |
| 3.4.1 模块设计 | 第37-38页 |
| 3.4.2 仿真与分析 | 第38-39页 |
| 3.5 MTD模块 | 第39-43页 |
| 3.5.1 模块设计 | 第39-41页 |
| 3.5.2 仿真与分析 | 第41-43页 |
| 3.6 CFAR模块 | 第43-46页 |
| 3.6.1 模块设计 | 第43-44页 |
| 3.6.2 仿真与分析 | 第44-46页 |
| 4 可重构雷达信号处理系统实现 | 第46-61页 |
| 4.1 信号处理模块的实现 | 第48-51页 |
| 4.1.1 ISE介绍 | 第48页 |
| 4.1.2 实现结果 | 第48-51页 |
| 4.2 局部动态重构的实现 | 第51-55页 |
| 4.2.1 动态重构 | 第51-52页 |
| 4.2.2 实现结果 | 第52-55页 |
| 4.3 结果与分析 | 第55-61页 |
| 4.3.1 ChipsSope介绍 | 第55-56页 |
| 4.3.2 测试结果 | 第56-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 攻读硕士学位期间发表学术论文情况 | 第65-66页 |
| 致谢 | 第66-67页 |
