一种宽带通信系统方案设计及相关模块FPGA实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景与意义 | 第16-17页 |
| 1.2 国内外研究现状及发展趋势 | 第17-18页 |
| 1.3 主要内容与结构安排 | 第18-20页 |
| 第二章 系统原理与关键技术 | 第20-28页 |
| 2.1 M元扩频通信理论 | 第20-21页 |
| 2.1.1 扩频通信基础理论 | 第20页 |
| 2.1.2 M元扩频通信 | 第20-21页 |
| 2.2 跳频通信理论 | 第21-22页 |
| 2.3 并行DDS技术 | 第22-24页 |
| 2.3.1 频率合成技术概述 | 第22页 |
| 2.3.2 DDS基本原理 | 第22-23页 |
| 2.3.3 并行DDS设计原理 | 第23-24页 |
| 2.4 同步技术 | 第24-26页 |
| 2.4.1 同步技术原理概述 | 第24页 |
| 2.4.2 PMF-FFT捕获方法 | 第24-25页 |
| 2.4.3 同步跟踪方法 | 第25-26页 |
| 2.5 解扩技术 | 第26-27页 |
| 2.5.1 M元解扩概述 | 第26页 |
| 2.5.2 循环相关解扩方法 | 第26-27页 |
| 2.6 本章小结 | 第27-28页 |
| 第三章 发射端方案设计及FPGA实现 | 第28-48页 |
| 3.1 发射端总体方案设计 | 第28-29页 |
| 3.2 相关模块设计 | 第29-33页 |
| 3.2.1 伪随机码的选取 | 第29页 |
| 3.2.2 发送数据的格式设计 | 第29-30页 |
| 3.2.3 数据加扰 | 第30页 |
| 3.2.4 基带调制 | 第30-31页 |
| 3.2.5 基带高速跳频 | 第31-33页 |
| 3.3 器件选择 | 第33-35页 |
| 3.3.1 FPGA芯片 | 第33-34页 |
| 3.3.2 高速数模转换芯片 | 第34-35页 |
| 3.4 FPGA模块设计与验证 | 第35-46页 |
| 3.4.1 时钟模块 | 第35-36页 |
| 3.4.2 同步头模块 | 第36-37页 |
| 3.4.3 M元扩频模块 | 第37-38页 |
| 3.4.4 加扰模块 | 第38页 |
| 3.4.5 基带调制模块 | 第38-40页 |
| 3.4.6 高速跳频模块 | 第40-45页 |
| 3.4.7 FPGA与数模转换芯片接口模块 | 第45-46页 |
| 3.5 本章小结 | 第46-48页 |
| 第四章 接收端方案设计及FPGA实现 | 第48-72页 |
| 4.1 接收端总体方案设计 | 第48页 |
| 4.2 相关模块设计 | 第48-54页 |
| 4.2.1 实时同步捕获设计 | 第49-52页 |
| 4.2.2 基带解跳设计 | 第52-53页 |
| 4.2.3 解扩跟踪设计 | 第53-54页 |
| 4.3 器件选择 | 第54-56页 |
| 4.3.1 FPGA芯片 | 第54-55页 |
| 4.3.2 高速模数转换芯片 | 第55-56页 |
| 4.4 FPGA模块设计与验证 | 第56-70页 |
| 4.4.1 捕获模块 | 第56-63页 |
| 4.4.2 基带解跳模块 | 第63-65页 |
| 4.4.3 解扩和跟踪模块 | 第65-69页 |
| 4.4.4 FPGA与模数转换芯片接口模块 | 第69-70页 |
| 4.5 本章小结 | 第70-72页 |
| 总结与展望 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-80页 |
| 作者简介 | 第80-81页 |
