| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-23页 |
| 1.1 基于硅通孔（TSV）三维集成技术的发展 | 第15-19页 |
| 1.2 基于TSV的三维集成电路的可靠性 | 第19-20页 |
| 1.3 论文研究内容及组织结构 | 第20-23页 |
| 第二章 三维集成中TSV诱发应力引起的可靠性问题 | 第23-31页 |
| 2.1 TSV互连技术 | 第23-26页 |
| 2.1.1 TSV的结构 | 第23-25页 |
| 2.1.2 TSV制造工艺 | 第25-26页 |
| 2.2 TSV诱发应力 | 第26-28页 |
| 2.3 诱发应力对可靠性的影响 | 第28-31页 |
| 2.3.1 界面分离 | 第28-29页 |
| 2.3.2 应力对迁移率的影响 | 第29-30页 |
| 2.3.3 应力会产生电迁移 | 第30-31页 |
| 第三章 TSV诱发应力引起的迁移率变化模型 | 第31-43页 |
| 3.1 单个TSV诱发应力分布及引起迁移率变化的模型 | 第31-32页 |
| 3.2 TSV矩阵应力分布解析模型及迁移率变化模型 | 第32-39页 |
| 3.2.1 TSV矩阵应力排列及其应力分布模型 | 第32-35页 |
| 3.2.2 TSV矩阵引起的迁移率变化模型 | 第35-39页 |
| 3.3 基于TSV矩阵迁移率变化解析模型分析与讨论 | 第39-42页 |
| 3.4 总结 | 第42-43页 |
| 第四章 TSV诱发应力对器件性能的影响分析 | 第43-59页 |
| 4.1 TSV诱发应力对MOS管的影响 | 第43-51页 |
| 4.1.1 迁移率与MOS管电流的理论关系 | 第43-44页 |
| 4.1.2 应力对邻近MOS器件性能影响的仿真 | 第44-47页 |
| 4.1.3 分析与讨论 | 第47-51页 |
| 4.2 TSV诱发应力对反相器性能的影响 | 第51-56页 |
| 4.2.1 迁移率与反向器上升、下降延迟的关系 | 第51-52页 |
| 4.2.2 TSV矩阵诱发应力引起的迁移率变化对反相器性能的影响 | 第52-54页 |
| 4.2.3 TSV矩阵诱发应力对反相器性能的影响分析与讨论 | 第54-56页 |
| 4.3 MOS器件的布局优化分析 | 第56-57页 |
| 4.4 总结 | 第57-59页 |
| 第五章 基于TSV诱发应力引起的迁移率变化模型及对SRAM性能分析 | 第59-73页 |
| 5.1 基于TSV技术的SRAM | 第59-63页 |
| 5.1.1 三维集成中的SRAM | 第59-60页 |
| 5.1.2 SRAM工作原理 | 第60-63页 |
| 5.2 TSV诱发应力对SRAM性能影响分析 | 第63-68页 |
| 5.2.1 迁移率对SNM的影响 | 第64-65页 |
| 5.2.2 迁移率对写噪声容限的影响 | 第65-66页 |
| 5.2.3 迁移率对读噪声容限的影响 | 第66-68页 |
| 5.3 应力对SRAM的性能影响 | 第68-70页 |
| 5.4 基于TSV诱发应力对电路性能的影响优化排布 | 第70-71页 |
| 5.5 总结 | 第71-73页 |
| 第六章 总结与展望 | 第73-77页 |
| 6.1 总结 | 第73-75页 |
| 6.2 展望 | 第75-77页 |
| 致谢 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 作者简介 | 第83-84页 |
