| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景及意义 | 第7-9页 |
| ·研究现状分析 | 第9-10页 |
| ·本文研究的内容及主要工作 | 第10-11页 |
| 第二章 CPM 信号模型及相干解调原理 | 第11-23页 |
| ·连续相位信号调制原理 | 第11-13页 |
| ·CPM 信号相位状态分析 | 第13-15页 |
| ·CPM 信号记忆特性分析 | 第15-16页 |
| ·最大似然解调算法分析 | 第16-20页 |
| ·最大似然准则的基本原理 | 第16-18页 |
| ·最大似然序列检测 | 第18-20页 |
| ·本章小结 | 第20-23页 |
| 第三章 多符号差分解调算法分析及 FPGA 全实现 | 第23-41页 |
| ·多符号差分解调算法 | 第23-28页 |
| ·多符号差分解调模型 | 第23-25页 |
| ·维特比算法介绍 | 第25-27页 |
| ·算法解调性能评估 | 第27-28页 |
| ·差分解调算法硬件验证 | 第28-33页 |
| ·传统的 FPGA 开发介绍 | 第28-29页 |
| ·高级建模工具介绍 | 第29-31页 |
| ·解调算法实现 | 第31-32页 |
| ·性能分析 | 第32-33页 |
| ·FPGA 的全局动态配置 | 第33-39页 |
| ·动态配置的实现原理 | 第33-34页 |
| ·基于 ARM 的全局动态配置 | 第34-37页 |
| ·基于 System ACE 的全局动态配置 | 第37-39页 |
| ·本章小结 | 第39-41页 |
| 第四章 多符号差分解调算法优化实现 | 第41-55页 |
| ·解调 FPGA 实现的弊端分析 | 第41-42页 |
| ·软件解调平台的搭建 | 第42-46页 |
| ·解调软件设计 | 第46-51页 |
| ·矩阵类的设计 | 第46-48页 |
| ·相关数据结构的设计 | 第48-50页 |
| ·Viterbi 译码器设计 | 第50-51页 |
| ·软件性能结果分析 | 第51-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 总结和展望 | 第55-57页 |
| ·论文总结 | 第55-56页 |
| ·进一步研究工作 | 第56-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-62页 |