DTMB系统中LDPC译码器的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-17页 |
| ·数字电视技术简述 | 第9-11页 |
| ·数字电视行业发展概述 | 第9-10页 |
| ·DTMB标准简介 | 第10-11页 |
| ·纠错编码技术 | 第11-15页 |
| ·纠错码的发展 | 第11-13页 |
| ·LDPC码的研究现状 | 第13-15页 |
| ·论文的主要工作和结构安排 | 第15-17页 |
| 第二章 LDPC码基本原理介绍 | 第17-24页 |
| ·LDPC码基本概念 | 第17-20页 |
| ·线性分组码 | 第17-18页 |
| ·LDPC码的定义及其特征 | 第18-20页 |
| ·基于循环置换矩阵的QC-LDPC码 | 第20-21页 |
| ·DTMB标准中的LDPC码 | 第21-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 LDPC码译码算法 | 第24-39页 |
| ·迭代译码算法原理 | 第24-29页 |
| ·BF译码算法 | 第24-25页 |
| ·BP译码算法 | 第25-29页 |
| ·BP译码算法简化 | 第29-32页 |
| ·核心运算的简化 | 第30-31页 |
| ·加速迭代的方法 | 第31-32页 |
| ·算法仿真和性能分析 | 第32-37页 |
| ·本章小结 | 第37-39页 |
| 第四章 LDPC码译码器结构 | 第39-50页 |
| ·LDPC码译码常用结构 | 第39-46页 |
| ·串行结构译码器 | 第39-41页 |
| ·全并行结构译码器 | 第41-42页 |
| ·部分并行结构译码器 | 第42-46页 |
| ·各种并行度资源分析 | 第46页 |
| ·提前终止迭代译码策略 | 第46-49页 |
| ·本章小结 | 第49-50页 |
| 第五章 系统结构与硬件实现 | 第50-67页 |
| ·译码器架构实现方案 | 第50-60页 |
| ·总体系统架构 | 第50-52页 |
| ·状态机描述 | 第52-55页 |
| ·数据存储 | 第55-57页 |
| ·节点更新模块 | 第57-58页 |
| ·提前终止模块 | 第58-60页 |
| ·功能仿真与性能分析 | 第60-65页 |
| ·LDPC译码器测试结构 | 第60页 |
| ·解映射模块,BCH译码器和解扰 | 第60-61页 |
| ·LDPC译码器功能仿真 | 第61-62页 |
| ·BER性能仿真与分析 | 第62-65页 |
| ·综合结果 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第六章 总结与展望 | 第67-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 攻硕期间取得的研究成果 | 第74页 |
