| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 致谢 | 第7-10页 |
| 插图清单 | 第10-12页 |
| 表格清单 | 第12-13页 |
| 第一章 绪论 | 第13-17页 |
| ·研究背景 | 第13-14页 |
| ·国内外的研究现状 | 第14-15页 |
| ·论文的主要工作及结构安排 | 第15-17页 |
| 第二章 时间交织 ADC 原理及通道间失配的影响 | 第17-27页 |
| ·时间交织 ADC 原理 | 第17-18页 |
| ·时间交织 ADC 通道间的失配 | 第18-27页 |
| ·通道间失调失配的影响 | 第19-22页 |
| ·通道间增益失配的影响 | 第22-24页 |
| ·通道间采样时刻失配的影响 | 第24-27页 |
| 第三章 已有的时间交织 ADC 通道间失配的校准方法 | 第27-33页 |
| ·前台校准 | 第27-28页 |
| ·后台校准 | 第28-30页 |
| ·带参考通道的后台校准 | 第30-32页 |
| ·其他校准方法 | 第32-33页 |
| 第四章 带参考通道的基于 LMS 的数字后台校准 | 第33-41页 |
| ·传统校准方法的不足 | 第33页 |
| ·带参考通道的基于 LMS 的数字后台校准 | 第33-41页 |
| ·时间交织 ADC 通道失配效应和误差模型 | 第34-35页 |
| ·带参考通道的时间交织 ADC 互校准结构 | 第35-36页 |
| ·带参考通道的时间交织 ADC 数字后台校准实例 | 第36-41页 |
| 第五章 子通道 14 位 100MS/s 流水线 ADC 关键电路的设计 | 第41-61页 |
| ·子通道流水线 ADC 的系统架构 | 第41-42页 |
| ·采样保持电路的设计 | 第42-51页 |
| ·开关电阻的考虑 | 第43-44页 |
| ·开关电容的选取 | 第44-45页 |
| ·开关的设计 | 第45-47页 |
| ·运算放大器的设计 | 第47-51页 |
| ·第一级电路的设计 | 第51-58页 |
| ·第一级电路中 ADC 的设计 | 第51-55页 |
| ·第一级电路中 MDAC 的设计 | 第55-58页 |
| ·流水线 ADC 其他模块的设计 | 第58-61页 |
| 第六章 时间交织流水线 ADC 的实现 | 第61-70页 |
| ·整体电路架构 | 第61-62页 |
| ·四分频电路 | 第62-64页 |
| ·通道选择电路 | 第64-65页 |
| ·三分频电路 | 第65-66页 |
| ·整体性能仿真 | 第66-70页 |
| 第七章 总结与展望 | 第70-72页 |
| ·总结 | 第70页 |
| ·展望 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 攻读硕士学位期间发表的论文 | 第76-77页 |