适用于DDR SDRAM的控制器设计
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-14页 |
| ·DDR SDRAM技术的发展 | 第8-9页 |
| ·DDR SDRAM | 第9-10页 |
| ·DDR SDRAM控制器 | 第10-11页 |
| ·本论文的主要工作 | 第11页 |
| ·论文的结构 | 第11-14页 |
| 第二章 DDR SDRAM结构和规范 | 第14-32页 |
| ·DDR SDRAM的结构 | 第14-16页 |
| ·SDRAM基本原理 | 第14-16页 |
| ·SDRAM的功能描述 | 第16-27页 |
| ·初始化 | 第17页 |
| ·模式寄存器定义 | 第17-21页 |
| （1）突发长度（BurstLength） | 第18页 |
| （2）突发类型（BT） | 第18-19页 |
| （3）读潜伏（ReadLatency） | 第19-20页 |
| （4）操作模式（OperatingMode） | 第20-21页 |
| ·扩展模式寄存器的定义 | 第21页 |
| ·DDR SDRAM的主要命令 | 第21-23页 |
| （1）DESELECT | 第21-22页 |
| （2）NOOPERATION（NOP） | 第22页 |
| （3）LOADMODEREGISTER： | 第22页 |
| （4）ACTIVE | 第22页 |
| （5）READ | 第22页 |
| （6）WRITE | 第22-23页 |
| （7）PRECHARGE | 第23页 |
| （8）AUTOPRECHARGE | 第23页 |
| ·DDR SDRAM主要操作 | 第23-27页 |
| （1）ACTIVE操作 | 第23-24页 |
| （2）READ操作 | 第24-25页 |
| （3）WRITE操作 | 第25-26页 |
| （4）PRECHARGE操作 | 第26-27页 |
| ·DDR SDRAM操作的主要时序 | 第27-31页 |
| ·主要时序参数 | 第27-28页 |
| ·主要时序 | 第28-31页 |
| （1）初始化的时序 | 第28页 |
| （2）READ操作时序 | 第28-29页 |
| （3）WRITE操作时序 | 第29-30页 |
| （4）刷新控制操作 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 DDR SDRAM控制器的设计 | 第32-50页 |
| ·DDR SDRAM控制器总体设计 | 第32-34页 |
| ·主模块下各小模块的具体设计 | 第34-48页 |
| ·控制器的状态机 | 第34-42页 |
| （1）初始化状态机 | 第35-38页 |
| （2）读写状态机 | 第38-41页 |
| （3）输出命令实现 | 第41-42页 |
| ·刷新控制模块 | 第42-43页 |
| ·数据通路模块 | 第43-46页 |
| （1）写数据通道 | 第44-45页 |
| （2）读数据通道 | 第45-46页 |
| ·信号管理模块 | 第46-48页 |
| ·本章小结 | 第48-50页 |
| 第四章 DDR SDRAM控制器的仿真 | 第50-58页 |
| ·控制器的功能仿真 | 第50-55页 |
| ·仿真理论 | 第50-51页 |
| ·控制器仿真波形以及分析 | 第51-55页 |
| （1）初始化仿真 | 第51-52页 |
| （2）MRS模式寄存器设置 | 第52-53页 |
| （3）自动刷新 | 第53页 |
| （4）写操作仿真 | 第53-54页 |
| （5）读操作仿真 | 第54-55页 |
| ·DDR SDRAM控制器的逻辑综合 | 第55-57页 |
| ·设计输入 | 第55页 |
| ·设计约束的输入 | 第55页 |
| ·控制器的综合 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 第五章 结束语 | 第58-60页 |
| 致谢 | 第60-62页 |
| 参考文献 | 第62-65页 |
