| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-12页 |
| ·研究背景 | 第7页 |
| ·频率合成方式的分类 | 第7-8页 |
| ·直接频率合成(Direct Synthesis) | 第7-8页 |
| ·直接数字合成(Diret Digital Synthesis) | 第8页 |
| ·间接频率合成(Indirect Synthesis) | 第8页 |
| ·锁相频率合成技术的发展概况 | 第8-10页 |
| ·锁相环频率合成器的性能对通信系统的影响 | 第10-11页 |
| ·论文的主要研究工作 | 第11-12页 |
| 2 锁相环原理及分析 | 第12-23页 |
| ·锁相环的基本结构和工作原理 | 第12-16页 |
| ·鉴相器 | 第12-13页 |
| ·低通滤波器 | 第13-15页 |
| ·压控振荡器 | 第15-16页 |
| ·环路的相位模型与传递函数 | 第16-19页 |
| ·频率合成器中相位噪声的分析 | 第19-23页 |
| ·相位噪声的基本概念 | 第19页 |
| ·相位噪声和时钟抖动 | 第19-20页 |
| ·锁相环路的相位噪声 | 第20-22页 |
| ·锁相环最佳环路带宽设计 | 第22-23页 |
| 3 锁相频率源设计方案 | 第23-36页 |
| ·几种锁相环频率合成方案 | 第23-24页 |
| ·混频锁相 | 第23页 |
| ·取样锁相 | 第23-24页 |
| ·倍频锁相 | 第24页 |
| ·设计思想 | 第24-25页 |
| ·主要器件选择 | 第25-30页 |
| ·鉴相器 | 第25-27页 |
| ·压控振荡器VCO | 第27-28页 |
| ·分频器 | 第28-29页 |
| ·晶振 | 第29-30页 |
| ·运算放大器 | 第30页 |
| ·锁相环电路的仿真 | 第30-36页 |
| 4 锁相频率源硬件电路的实现 | 第36-46页 |
| ·整体电路 | 第36页 |
| ·电源电路 | 第36-38页 |
| ·环路滤波器电路的设计 | 第38-39页 |
| ·鉴相器的19分频电路 | 第39页 |
| ·衰减器 | 第39-43页 |
| ·PCB及实物图 | 第43-46页 |
| 5 测量结果及分析 | 第46-49页 |
| 结束语 | 第49-50页 |
| 致谢 | 第50-51页 |
| 参考文献 | 第51-52页 |
