| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第1章 绪论 | 第9-14页 |
| ·研究背景 | 第9页 |
| ·多串口扩展解决方案现状分析 | 第9-13页 |
| ·利用写单片机控制字的方式进行扩展 | 第9-10页 |
| ·利用可编程的串口扩展芯片TL16C554 进行扩展 | 第10-12页 |
| ·利用SP2338 串口扩展芯片进行扩展 | 第12页 |
| ·利用FPGA/CPLD 实现串口扩展 | 第12-13页 |
| ·本文主要研究内容 | 第13-14页 |
| 第2章 FPGA 技术和设计概述 | 第14-25页 |
| ·引言 | 第14页 |
| ·FPGA 简介 | 第14-16页 |
| ·FPGA 结构与原理 | 第16-18页 |
| ·基于乘积项技术的FPGA | 第16-17页 |
| ·基于查找表（LUT）的FPGA 结构 | 第17-18页 |
| ·状态机的设计技巧 | 第18-24页 |
| ·评判FSM 的标准 | 第19-20页 |
| ·FSM 常用设计方法 | 第20-23页 |
| ·状态机设计的其他技巧 | 第23-24页 |
| ·FPGA 的基本设计流程 | 第24页 |
| ·本章小结 | 第24-25页 |
| 第3章 UART 控制器设计 | 第25-46页 |
| ·引言 | 第25页 |
| ·RS-232 串口通信简介 | 第25-30页 |
| ·串口通信概述 | 第25-26页 |
| ·RS-232 协议 | 第26-28页 |
| ·RS-232 通信时序和UART | 第28-30页 |
| ·串口通信实现方案 | 第30页 |
| ·单个UART 模块的FPGA 实现 | 第30-39页 |
| ·UART发送模块的组成原理 | 第30-31页 |
| ·可编程波特率发生器模块 | 第31-34页 |
| ·移位寄存器模块的实现 | 第34-36页 |
| ·总线选择器模块的实现 | 第36-37页 |
| ·计数器模块的实现 | 第37-39页 |
| ·UART 接收机的实现 | 第39-44页 |
| ·UART 的整体实现 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 第4章 多串口扩展设计的FPGA 实现 | 第46-59页 |
| ·引言 | 第46页 |
| ·系统整体设计架构图 | 第46-47页 |
| ·数据流控制模块设计 | 第47-48页 |
| ·双端口RAM IP 核定制 | 第48-50页 |
| ·双端口RAM 端口控制模块的设计 | 第50-53页 |
| ·主机接口控制模块设计 | 第53-56页 |
| ·双向I/O 总线端口设计 | 第56-58页 |
| ·系统XST 综合报告 | 第58页 |
| ·本章小结 | 第58-59页 |
| 第5章 设计逻辑验证和时序分析 | 第59-70页 |
| ·引言 | 第59页 |
| ·设计的逻辑验证 | 第59-63页 |
| ·仿真和验证概述 | 第59-60页 |
| ·多串口扩展设计的功能仿真验证 | 第60-62页 |
| ·利用串口调试软件调试 | 第62-63页 |
| ·设计的静态时序（STA）分析 | 第63-69页 |
| ·STA 分析简介 | 第63-65页 |
| ·STA 的时序路径 | 第65-66页 |
| ·STA 的主要内容 | 第66-69页 |
| ·系统STA 分析结果 | 第69页 |
| ·本章小结 | 第69-70页 |
| 结论 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 附录 | 第74-77页 |
| 致谢 | 第77页 |