| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-14页 |
| ·研究意义 | 第9-10页 |
| ·Pipelined ADC 校正技术的研究和发展 | 第10-13页 |
| ·论文结构安排 | 第13-14页 |
| 第二章 Pipelined ADC 基本原理和误差分析 | 第14-28页 |
| ·ADC 的基本概念 | 第14-20页 |
| ·ADC 的基本原理 | 第14-16页 |
| ·ADC 的性能参数 | 第16-20页 |
| ·Pipelined ADC 的工作原理 | 第20-21页 |
| ·Pipelined ADC 中的误差 | 第21-28页 |
| ·热噪声 | 第22-23页 |
| ·时钟抖动 | 第23页 |
| ·采样时间不确定性和采样保持电路运放建立误差 | 第23-24页 |
| ·电荷注入和时钟馈通 | 第24页 |
| ·比较器失调 | 第24-25页 |
| ·sub_DAC 误差 | 第25-26页 |
| ·级间残差增益误差 | 第26-27页 |
| ·运算放大器的非线性误差 | 第27-28页 |
| 第三章 冗余位Pipelined ADC 与数字校正 | 第28-35页 |
| ·传统冗余位Pipelined ADC 校正 | 第28-33页 |
| ·冗余位Pipelined ADC 校正原理 | 第28-32页 |
| ·后台数字校正算法逻辑 | 第32-33页 |
| ·具备溢出判断技术的冗余位Pipelined ADC | 第33-35页 |
| 第四章 Pipelined ADC 级间增益误差的数字后台校正 | 第35-53页 |
| ·ADC 中模拟电路和数字电路的发展趋势 | 第35-36页 |
| ·Pipelined ADC 级间增益误差的数字后台校正 | 第36-45页 |
| ·Pipelined ADC 有效级间增益误差的数字后台校正算法 | 第37-39页 |
| ·Pipelined ADC 级间增益的误差源 | 第39-41页 |
| ·有效级间增益误差的测量 | 第41-43页 |
| ·后端ADC 级间增益误差的校正 | 第43-44页 |
| ·Pipelined ADC 的误差源对校正的影响 | 第44-45页 |
| ·数据截断 | 第45-46页 |
| ·系统建模与仿真 | 第46-53页 |
| ·12-bit 100MSamples/s Pipelined ADC 系统模型的搭建 | 第46-48页 |
| ·数字后台校正关键模块参数对校正结果的影响 | 第48-53页 |
| 第五章 数字后台校正电路的设计 | 第53-63页 |
| ·伪随机码产生器的设计 | 第54-55页 |
| ·ADCBE 输出模块 | 第55-56页 |
| ·有符号二进制数乘法器 | 第56-59页 |
| ·判断数字码的正负，并将操作数换为绝对值 | 第57-58页 |
| ·乘法器模块 | 第58页 |
| ·溢出判断和数据还原 | 第58-59页 |
| ·移出校正信号 | 第59页 |
| ·累加器模块 | 第59-60页 |
| ·系统数据输出与溢出判断 | 第60-61页 |
| ·系统仿真 | 第61-63页 |
| 第六章 结论和展望 | 第63-65页 |
| ·结论 | 第63-64页 |
| ·展望 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 攻硕期间取得的研究成果 | 第69-70页 |
