| 摘要 | 第1-5页 |
| ABSTRACT | 第5-13页 |
| 第一章 绪论 | 第13-17页 |
| ·研究背景及意义 | 第13-14页 |
| ·国内外研究现状 | 第14-16页 |
| ·论文结构 | 第16-17页 |
| 第二章 AD 转换器概况 | 第17-31页 |
| ·AD 转换器性能参数 | 第17-22页 |
| ·静态特性 | 第18-20页 |
| ·动态特性 | 第20-22页 |
| ·AD 转换器结构比较 | 第22-30页 |
| ·Flash ADC | 第22-25页 |
| ·Two Step Flash ADC | 第25页 |
| ·Folding ADC | 第25-26页 |
| ·Subranging ADC | 第26-27页 |
| ·Successive Approximation ADC | 第27-28页 |
| ·Oversampled ADC | 第28-29页 |
| ·Pipeline ADC | 第29-30页 |
| ·总结 | 第30-31页 |
| 第三章 流水线 ADC 工作原理 | 第31-49页 |
| ·系统结构 | 第31-33页 |
| ·主要误差源 | 第33-49页 |
| ·概况 | 第33页 |
| ·增益误差 | 第33-36页 |
| ·失调误差 | 第36-37页 |
| ·Sub-ADC 中的非线性 | 第37-46页 |
| ·子 DAC 中的非线性 | 第46-48页 |
| ·运算放大器建立时间误差 | 第48-49页 |
| 第四章 Sub-ADC 的分析与设计 | 第49-90页 |
| ·4 位 Sub-ADC 的分析与设计 | 第49-66页 |
| ·4 位每级流水线 ADC 的系统结构 | 第49-51页 |
| ·Sub-ADC 整体结构 | 第51-53页 |
| ·电阻串分压网络的分析与设计 | 第53-54页 |
| ·电阻串分压网络 Buffer 运算放大器的分析与设计 | 第54-58页 |
| ·比较器的分析与设计 | 第58-63页 |
| ·编码电路的分析与设计 | 第63-66页 |
| ·1.5 位 Sub-ADC 的分析与设计 | 第66-88页 |
| ·1.5 位每级流水线 ADC 的系统结构 | 第66-67页 |
| ·Sub-ADC 整体结构 | 第67页 |
| ·输入采样网络的分析与设计 | 第67-68页 |
| ·开关的分析与设计 | 第68-74页 |
| ·比较器的分析与设计 | 第74-86页 |
| ·编码电路的分析与设计 | 第86-88页 |
| ·时钟发生器的分析与设计 | 第88-90页 |
| 第五章 系统实现与性能仿真 | 第90-94页 |
| ·4×4×4×3 结构的 12 位流水线 ADC | 第90-92页 |
| ·全 1.5 位结构的 12 位流水线 ADC | 第92-94页 |
| 第六章 总结与展望 | 第94-96页 |
| ·总结 | 第94-95页 |
| ·展望 | 第95-96页 |
| 致谢 | 第96-97页 |
| 参考文献 | 第97-99页 |
| 个人简历 | 第99-100页 |
| 攻读硕士学位期间的研究成果 | 第100-101页 |