Power PC的前端验证设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-14页 |
| 第一章 绪论 | 第14-22页 |
| ·课题背景及意义 | 第14-15页 |
| ·国内外研究现状 | 第15-17页 |
| ·IC 验证方法学概述 | 第17-20页 |
| ·仿真方法 | 第17-18页 |
| ·静态时序分析 | 第18-19页 |
| ·形式验证 | 第19-20页 |
| ·物理验证（DRC/LVS） | 第20页 |
| ·本人工作与论文组织结构 | 第20-22页 |
| 第二章 Power PC 基本结构以及功能 | 第22-34页 |
| ·Power PC 内部模块 | 第22-25页 |
| ·指令和数据缓存控制器 | 第22-23页 |
| ·存储管理单元 | 第23页 |
| ·计时设备 | 第23-24页 |
| ·调试设备 | 第24页 |
| ·数据类型 | 第24页 |
| ·寄存器阵列 | 第24页 |
| ·地址模式 | 第24-25页 |
| ·地址线和数据线 | 第25页 |
| ·Power PC 的指令和外部接口功能 | 第25-34页 |
| ·Power PC 的指令集 | 第25-30页 |
| ·Power PC 外部接口功能 | 第30-34页 |
| ·PLB 接口 | 第30-31页 |
| ·外部中断控制接口 | 第31页 |
| ·JTAG 接口 | 第31-32页 |
| ·器件控制寄存器(DCR)接口 | 第32-34页 |
| 第三章 Power PC 功能验证 | 第34-61页 |
| ·概述 | 第34页 |
| ·搭建功能验证平台 | 第34-38页 |
| ·通用验证平台 | 第35-36页 |
| ·总线功能模型 | 第36-37页 |
| ·激励与响应 | 第37-38页 |
| ·Power PC 的测试平台的搭建 | 第38-61页 |
| ·总线功能模型设计 | 第38-55页 |
| ·PLB 总线 | 第39-42页 |
| ·Slave/backend Control | 第42-45页 |
| ·Interrupt Ctrl Model | 第45-48页 |
| ·JTAG Model | 第48-51页 |
| ·DCR Model | 第51-53页 |
| ·DCR 监控器 | 第53-55页 |
| ·Testcase 的生成 | 第55-59页 |
| ·指令验证Testcase 生成 | 第56-57页 |
| ·端口验证Testcase 生成 | 第57-59页 |
| ·自动比对和结果抓取 | 第59-61页 |
| 第四章 基于扫描路径的可测性设计与验证 | 第61-72页 |
| ·扫描路径的可测性设计概述 | 第61-64页 |
| ·电路故障类型 | 第61-63页 |
| ·扫描路径设计方法原理 | 第63页 |
| ·自动测试向量生成原理 | 第63-64页 |
| ·基于扫描路径的可测性设计 | 第64-72页 |
| ·扫描链设计策略 | 第64-67页 |
| ·自动测试向量生成过程 | 第67-68页 |
| ·基于扫描链的测试过程 | 第68-70页 |
| ·扫描链测试结果 | 第70-72页 |
| 第五章 Power PC 时序验证 | 第72-80页 |
| ·STA 原理 | 第72-74页 |
| ·Power PC 静态时序分析 | 第74-76页 |
| ·Power PC 约束设置设计 | 第76-78页 |
| ·Power PC 的STA 结果分析 | 第78-80页 |
| 第六章 Power PC 形式验证 | 第80-86页 |
| ·形式验证原理 | 第80-82页 |
| ·Power PC 的形式验证过程 | 第82-85页 |
| ·形式验证结果分析 | 第85-86页 |
| 第七章 结论与总结 | 第86-87页 |
| 致谢 | 第87-88页 |
| 参考文献 | 第88-90页 |
| 攻硕期间取得的研究成果 | 第90-91页 |
