| 第1章 绪论 | 第1-14页 |
| 1．1 光纤传感器简介 | 第10页 |
| 1．1．1 引言 | 第10页 |
| 1．1．2 光纤传感器的特点 | 第10页 |
| 1．2 课题来源 | 第10-11页 |
| 1．3 课题研究的目的和研究意义 | 第11页 |
| 1．4 课题研究背景及国内外研究动态 | 第11-12页 |
| 1．5 本文的主要研究工作 | 第12-14页 |
| 第2章 光纤加速度计的基本原理 | 第14-29页 |
| 2．1 光纤传感器原理 | 第14-15页 |
| 2．2 光纤加速度传感器原理 | 第15-17页 |
| 2．3 干涉型光纤加速度计的理论基础 | 第17-21页 |
| 2．3．1 干涉型光纤加速度计 | 第17-18页 |
| 2．3．2 Mach-Zender双光束光纤干涉仪的基本原理 | 第18-20页 |
| 2．3．3 光纤相位调制机理 | 第20-21页 |
| 2．4 相位载波(PGC)零差检测方案分析 | 第21-27页 |
| 2．4．1 零差检测方案的引入 | 第21-23页 |
| 2．4．2 相位载波方案实现原理 | 第23-25页 |
| 2．4．3 相位载波零差检测方案的理论分析 | 第25-27页 |
| 2．5 本章小结 | 第27-29页 |
| 第3章 数字解调方案的设计 | 第29-35页 |
| 3．1 光纤加速度计系统原理图 | 第29页 |
| 3．2 数字解调的必要性 | 第29-31页 |
| 3．2．1 模拟器件的温度漂移对 PGC解调的影响 | 第29-30页 |
| 3．2．2 数字化处理的优点 | 第30-31页 |
| 3．3 采样频率的选择 | 第31-33页 |
| 3．4 多处理器系统实现 PGC检测信号的数字化 | 第33-34页 |
| 3．5 本章小结 | 第34-35页 |
| 第4章 双处理器解调系统的总体设计 | 第35-41页 |
| 4．1 引言 | 第35页 |
| 4．2 MCU芯片的选择 | 第35-38页 |
| 4．3 DSP芯片的选择 | 第38-39页 |
| 4．4 MCU与DSP双处理器结构的实现 | 第39-40页 |
| 4．5 本章小结 | 第40-41页 |
| 第5章 系统的硬件设计 | 第41-54页 |
| 5．1 系统硬件设计原则 | 第41页 |
| 5．2 A/D电路的设计与实现 | 第41-47页 |
| 5．2．1 AdμC812中的 A/D模块 | 第41-43页 |
| 5．2．2 三路数据采集电路的设计 | 第43-45页 |
| 5．2．3 数模转换电路的实现 | 第45-47页 |
| 5．3 D/A电路的设计与实现 | 第47页 |
| 5．4 AdμC812与 TMS320VC5402高速通信方案设计 | 第47-51页 |
| 5．4．1 引言 | 第47-49页 |
| 5．4．2 AdμC812、TMS320VC5402与双口 RAM之间的接口电路 | 第49-51页 |
| 5．5 电源及其它设计 | 第51-53页 |
| 5．5．1 AdμC812的电源设计 | 第51-52页 |
| 5．5．2 TMS320VC5402的硬件设计 | 第52-53页 |
| 5．6 本章小结 | 第53-54页 |
| 第6章 系统开发与调试 | 第54-66页 |
| 6．1 系统的软件开发环境 | 第54-57页 |
| 6．1．1 系统的开发思想 | 第54-55页 |
| 6．1．2 AdμC812在线开发与调试中的问题 | 第55-56页 |
| 6．1．3 TMS320VC5402的开发环境 | 第56-57页 |
| 6．2 低通滤波器的设计 | 第57-64页 |
| 6．2．1 数字滤波器设计的基本步骤 | 第57-59页 |
| 6．2．2 滤波器的 MATLAB设计 | 第59-62页 |
| 6．2．3 在 DSP中实现数字滤波器应注意的问题 | 第62-64页 |
| 6．3 硬件开发设备 | 第64-65页 |
| 6．4 本章小结 | 第65-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 攻读硕士学位期间所发表的论文 | 第69-70页 |
| 致谢 | 第70-71页 |
| 附录 A | 第71-73页 |
| 附录 B | 第73-77页 |
