综合抗干扰数据传输系统中载波同步技术的研究及实现
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 引言 | 第11-18页 |
| ·课题研究的背景 | 第11页 |
| ·综合抗干扰数据传输系统基本原理和组成 | 第11-14页 |
| ·载波同步问题及研究现状 | 第14-17页 |
| ·论文研究的主要内容 | 第17-18页 |
| 第二章 载波同步基本原理 | 第18-40页 |
| ·载波中的估计参数 | 第18-19页 |
| ·载波同步参数的ML 估计 | 第19-27页 |
| ·最大似然载波相位估计 | 第19-22页 |
| ·最大似然载波频率估计和初始相位估计 | 第22-27页 |
| ·抑制载波跟踪环 | 第27-34页 |
| ·锁相环（PLL） | 第27-30页 |
| ·Costas 环 | 第30-32页 |
| ·其他常用跟踪环路 | 第32-34页 |
| ·环路的改进 | 第34页 |
| ·载波参数获取中的处理方法 | 第34-40页 |
| ·最小二乘法估计单频复信号的频率 | 第34-35页 |
| ·统计平均法求频差估计和相位估计 | 第35-36页 |
| ·频域载波频差的估计 | 第36-37页 |
| ·几种频差估计的比较 | 第37-39页 |
| ·载波初始相差估计中问题的处理 | 第39-40页 |
| 第三章 综合抗干扰数据传输系统载波同步设计 | 第40-54页 |
| ·接收机的部分参数 | 第40页 |
| ·数据传输系统载波同步方法设计 | 第40-44页 |
| ·AFC 环路中的主要部件及设计 | 第44-48页 |
| ·数字下变频（DDC） | 第44-45页 |
| ·阵列信号处理单元 | 第45页 |
| ·解扩单元 | 第45-46页 |
| ·低通滤波器设计 | 第46页 |
| ·频差计算单元及滤波 | 第46-48页 |
| ·载波同步单元性能仿真和分析 | 第48-54页 |
| ·载波同步单元的仿真模型 | 第48-50页 |
| ·仿真中的经验处置 | 第50页 |
| ·载波同步单元的仿真结果及性能分析 | 第50-54页 |
| 第四章 载波同步单元的FPGA 实现 | 第54-61页 |
| ·接收机的硬件结构 | 第54-55页 |
| ·载波同步单元的具体实现 | 第55-58页 |
| ·时钟控制信号的产生 | 第56-57页 |
| ·解扩模块 | 第57页 |
| ·频差计算模块 | 第57页 |
| ·数据输出模块 | 第57-58页 |
| ·数据的截位 | 第58页 |
| ·载波同步单元的FPGA 原理图 | 第58-61页 |
| 结束语 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 作者在学期间取得的学术成果 | 第66页 |
