| 摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第6-8页 |
| ·论文的背景 | 第6页 |
| ·数字电视解调芯片现状 | 第6-7页 |
| ·论文的组织结构 | 第7-8页 |
| 第2章 芯片总体概述 | 第8-10页 |
| ·芯片设计框图 | 第8-9页 |
| ·芯片工作模式 | 第9-10页 |
| ·响应参数设置 | 第9页 |
| ·进程描述 | 第9-10页 |
| 第3章 芯片内部模块功能描述 | 第10-21页 |
| ·自动增益控制(AUTO GAIN CONTROLLER) | 第10-11页 |
| ·正交解调和低通滤波器(QUADRATURE DEMODULATE AND HALF BAND LOWPASS FILTER) | 第11-12页 |
| ·时间恢复(TIMING RECOVERY) | 第12-13页 |
| ·奈奎斯特滤波器(SQUARE ROOT RAISED COSINE FILTER) | 第13-14页 |
| ·导频跟踪(PILOT TRACKING) | 第14-15页 |
| ·载波恢复(CARRIER RECOVER) | 第15-17页 |
| ·判决反馈均衡器(DECISION FEEDBACK EQUALIZER) | 第17-19页 |
| ·信道译码(FORWARD ERROR CORRECTION) | 第19-21页 |
| 第4章 芯片部分内部模块硬件实现 | 第21-48页 |
| ·自动增益控制硬件实现 | 第21-25页 |
| ·IF AGC电路结构 | 第21-23页 |
| ·RF AGC电路结构 | 第23-25页 |
| ·正交解调和低通滤波器硬件实现 | 第25-26页 |
| ·时间恢复硬件实现 | 第26-31页 |
| ·插值滤波器电路结构 | 第26-27页 |
| ·误差检测器 | 第27-30页 |
| ·环路滤波器 | 第30页 |
| ·数控振荡器 | 第30-31页 |
| ·信道译码器硬件实现 | 第31-46页 |
| ·帧同步硬件实现 | 第31-32页 |
| ·网络译码硬件实现 | 第32-35页 |
| ·解交织硬件实现 | 第35-40页 |
| ·里德—所罗门解码器硬件实现 | 第40-41页 |
| ·解扰码器硬件实现 | 第41-44页 |
| ·MPEG编码恢复 | 第44-46页 |
| ·I2C和MC通讯控制 | 第46-48页 |
| 第5章 结束语 | 第48-49页 |
| 参考文献 | 第49-50页 |
| 致谢 | 第50-51页 |
